feat: add lab-rv32i-c-uart card
This commit is contained in:
user
@@ -0,0 +1,9 @@
|
||||
.stem/
|
||||
build/
|
||||
doc/generated/*.aux
|
||||
doc/generated/*.fdb_latexmk
|
||||
doc/generated/*.fls
|
||||
doc/generated/*.log
|
||||
doc/generated/*.out
|
||||
doc/generated/*.pdf
|
||||
doc/generated/*.upa
|
||||
@@ -0,0 +1,54 @@
|
||||
RISCV_PREFIX ?= riscv64-unknown-elf-
|
||||
CC := $(RISCV_PREFIX)gcc
|
||||
OBJCOPY := $(RISCV_PREFIX)objcopy
|
||||
OBJDUMP := $(RISCV_PREFIX)objdump
|
||||
SIZE := $(RISCV_PREFIX)size
|
||||
|
||||
RV_ENV_ROOT ?= /home/user/dev/edu/rv32i-hazard3-student-env
|
||||
H3_COMMON ?= $(RV_ENV_ROOT)/vendor/Hazard3/test/sim/common
|
||||
H3_INIT ?= $(H3_COMMON)/init.S
|
||||
H3_IRQ_DISPATCH ?= $(H3_COMMON)/irq_dispatch.S
|
||||
LDSCRIPT ?= link/hazard3_c12.ld
|
||||
MEMOPS ?= $(RV_ENV_ROOT)/vendor/lab-runtime/memops.c
|
||||
|
||||
BUILD_ROOT ?= build
|
||||
TASKS := task01_uart_polling task02_uart_rx_interrupt task03_uart_mailbox
|
||||
ARCH ?= rv32i_zicsr_zifencei
|
||||
ABI ?= ilp32
|
||||
CFLAGS := -std=gnu11 -march=$(ARCH) -mabi=$(ABI) -nostdlib -nostartfiles \
|
||||
-ffreestanding -fno-builtin -fno-stack-protector -O0 -g3 -ggdb \
|
||||
-fno-omit-frame-pointer -fno-inline -Wall -Wextra \
|
||||
-Isrc/tasks -I$(H3_COMMON)
|
||||
LDFLAGS := -Wl,--no-relax -T$(LDSCRIPT)
|
||||
LIBS := -lgcc
|
||||
|
||||
.PHONY: all tasks clean check-support $(TASKS)
|
||||
all: tasks
|
||||
tasks: $(TASKS)
|
||||
|
||||
check-support:
|
||||
@test -f "$(H3_INIT)"
|
||||
@test -f "$(H3_IRQ_DISPATCH)"
|
||||
@test -f "$(H3_COMMON)/tb_uart_io.h"
|
||||
@test -f "$(MEMOPS)"
|
||||
|
||||
define task_rules
|
||||
$(1): $(BUILD_ROOT)/$(1)/prog.bin $(BUILD_ROOT)/$(1)/prog.elf $(BUILD_ROOT)/$(1)/prog.lst
|
||||
|
||||
$(BUILD_ROOT)/$(1)/prog.elf: crt0.S src/tasks/$(1).c src/tasks/c12_common.h $(H3_INIT) $(H3_IRQ_DISPATCH) $(LDSCRIPT) $(MEMOPS) | check-support
|
||||
mkdir -p $$(@D)
|
||||
$(CC) $(CFLAGS) $(LDFLAGS) -Wl,-Map,$(BUILD_ROOT)/$(1)/prog.map \
|
||||
-o $$@ $(H3_INIT) $(H3_IRQ_DISPATCH) crt0.S $(MEMOPS) src/tasks/$(1).c $(LIBS)
|
||||
$(SIZE) -A -x $$@
|
||||
|
||||
$(BUILD_ROOT)/$(1)/prog.bin: $(BUILD_ROOT)/$(1)/prog.elf
|
||||
$(OBJCOPY) -O binary $$< $$@
|
||||
|
||||
$(BUILD_ROOT)/$(1)/prog.lst: $(BUILD_ROOT)/$(1)/prog.elf
|
||||
$(OBJDUMP) -d -S -M no-aliases,numeric $$< > $$@
|
||||
endef
|
||||
|
||||
$(foreach task,$(TASKS),$(eval $(call task_rules,$(task))))
|
||||
|
||||
clean:
|
||||
rm -rf $(BUILD_ROOT)
|
||||
@@ -0,0 +1,20 @@
|
||||
# C12 — UART: polling i przerwanie RX
|
||||
|
||||
Trzy przykłady rozdzielają mechanizm peryferium od polityki aplikacji:
|
||||
|
||||
1. polling statusu i odczyt jednego bajtu;
|
||||
2. rzeczywista linia external IRQ 16 modelu Hazard3;
|
||||
3. jednokomórkowa skrzynka ISR → main z polityką drop-newest.
|
||||
|
||||
`TB_UART_TEST_RX` jest wyłącznie kontrolowanym bodźcem testbench. Nie jest
|
||||
rejestrem produkcyjnego UART-u ani dowodem zachowania RP2350. Ścieżka
|
||||
przerwania po wstrzyknięciu bajtu jest jednak rzeczywista dla modelu:
|
||||
RX FIFO → external IRQ 16 → kontroler Hazard3 → `mtvec` → dispatcher → ISR.
|
||||
|
||||
```bash
|
||||
make tasks
|
||||
./tests/check_elf.sh
|
||||
./tests/test_hazard3.sh
|
||||
./scripts/render_card_layouts.sh
|
||||
./scripts/render_new_pdf.sh
|
||||
```
|
||||
@@ -0,0 +1,22 @@
|
||||
.text
|
||||
.global _start
|
||||
.type _start, @function
|
||||
|
||||
_start:
|
||||
.option push
|
||||
.option norelax
|
||||
la gp, __global_pointer$
|
||||
.option pop
|
||||
|
||||
la a0, __bss_start
|
||||
la a1, __bss_end
|
||||
1:
|
||||
bgeu a0, a1, 2f
|
||||
sb zero, 0(a0)
|
||||
addi a0, a0, 1
|
||||
j 1b
|
||||
2:
|
||||
call main
|
||||
tail _exit
|
||||
|
||||
.size _start, .-_start
|
||||
@@ -0,0 +1,472 @@
|
||||
% Generated from json/card_source.json by tools/render_card.py.
|
||||
% Do not edit manually; update the JSON and regenerate.
|
||||
|
||||
\documentclass[12pt,a4paper]{article}
|
||||
|
||||
\usepackage[T1]{fontenc}
|
||||
\usepackage{lmodern}
|
||||
\usepackage[utf8]{inputenc}
|
||||
\usepackage[polish]{babel}
|
||||
\usepackage{csquotes}
|
||||
\usepackage{amsmath}
|
||||
\usepackage{amssymb}
|
||||
\usepackage{xcolor}
|
||||
\usepackage[a4paper,left=2.15cm,right=2.15cm,top=0.5cm,bottom=0.5cm,headheight=24mm,headsep=3mm,includehead]{geometry}
|
||||
\usepackage{eso-pic}
|
||||
\usepackage{marginnote}
|
||||
\usepackage{array}
|
||||
\usepackage{tabularx}
|
||||
\usepackage{graphicx}
|
||||
\usepackage{pdflscape}
|
||||
\usepackage{float}
|
||||
\usepackage{silence}
|
||||
\WarningFilter{soulutf8}{This package is obsolete}
|
||||
\usepackage{pdfcomment}
|
||||
\usepackage{enumitem}
|
||||
\usepackage{needspace}
|
||||
\usepackage{fancyhdr}
|
||||
\usepackage{lastpage}
|
||||
\usepackage{microtype}
|
||||
\usepackage[most]{tcolorbox}
|
||||
\usepackage{qrcode}
|
||||
\IfFileExists{references.bib}{%
|
||||
\usepackage[backend=biber,style=numeric,sorting=none]{biblatex}%
|
||||
\addbibresource{references.bib}%
|
||||
}{}
|
||||
|
||||
\hypersetup{hidelinks}
|
||||
|
||||
\IfFileExists{build-meta.tex}{%
|
||||
\input{build-meta.tex}%
|
||||
}{%
|
||||
\newcommand{\BuildCommit}{lokalna}%
|
||||
}
|
||||
|
||||
\newcommand{\DocumentAuthor}{M. Pabiszczak}
|
||||
\newcommand{\DocumentYear}{2026}
|
||||
\newcommand{\CardSeries}{c}
|
||||
\newcommand{\CardNumber}{12}
|
||||
\newcommand{\CardCount}{13}
|
||||
\newcommand{\CardSlug}{uart-polling-interrupts}
|
||||
\newcommand{\CardVersion}{v00.01}
|
||||
\newcommand{\DocumentUUID}{e766c4bb-2a43-5f4e-b10a-b3393a42932c}
|
||||
|
||||
\newcommand{\EmptyCheck}{\(\square\)}
|
||||
\newcommand{\EscAnswerLines}[1][3]{\par\noindent\dotfill\par\noindent\dotfill\par\noindent\dotfill}
|
||||
\newcommand{\EscWriteRow}[1][2.8em]{\rule{0pt}{#1}}
|
||||
\setlength{\parindent}{0pt}
|
||||
\setlength{\parskip}{0.45em}
|
||||
\setlength{\headheight}{24mm}
|
||||
\setlength{\headsep}{3mm}
|
||||
\setlength{\footskip}{8mm}
|
||||
\setlength{\marginparwidth}{1.5cm}
|
||||
\setlength{\marginparsep}{0.25cm}
|
||||
\renewcommand{\arraystretch}{1.22}
|
||||
% Margin separator lines disabled for layout trial.
|
||||
|
||||
\newcommand{\ESCPageResourceHeader}{%
|
||||
\begingroup%
|
||||
\setlength{\parskip}{0pt}%
|
||||
\setlength{\fboxsep}{0pt}%
|
||||
\setlength{\fboxrule}{0.35pt}%
|
||||
\setlength{\arrayrulewidth}{0.35pt}%
|
||||
\noindent\fbox{%
|
||||
\begin{minipage}[c][23.5mm][c]{\dimexpr\textwidth-2\fboxrule\relax}%
|
||||
\begin{minipage}[c][23mm][c]{24mm}\centering%
|
||||
\href{https://zsl-gitea.mpabi.pl/edu-inf/lab-rv32i-c-uart}{\qrcode[level=L,height=22mm]{https://zsl-gitea.mpabi.pl/edu-inf/lab-rv32i-c-uart}}%
|
||||
\end{minipage}%
|
||||
\vrule width0.35pt%
|
||||
\begin{minipage}[c][23mm][c]{\dimexpr\linewidth-48mm-0.7pt\relax}%
|
||||
\setlength{\tabcolsep}{0pt}%
|
||||
\renewcommand{\arraystretch}{0}%
|
||||
\begin{tabularx}{\linewidth}{@{}p{\dimexpr0.50000000\linewidth-\arrayrulewidth\relax}|p{\dimexpr0.15126050\linewidth-\arrayrulewidth\relax}|X@{}}%
|
||||
\parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.45mm}{\fontsize{3.2}{3.4}\selectfont\ttfamily\bfseries TITLE}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{7.7}{7.9}\selectfont\ttfamily\bfseries UART — polling i przerwania RX}\hspace{0.45mm}}\par} & \parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.45mm}{\fontsize{3.2}{3.4}\selectfont\ttfamily\bfseries VER.}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{6.6}{6.8}\selectfont\ttfamily\bfseries v00.01}\hspace{0.45mm}}\par} & \parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.45mm}{\fontsize{3.2}{3.4}\selectfont\ttfamily\bfseries DATETIME}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{6.4}{6.6}\selectfont\ttfamily\bfseries 2026-07-20T00:00:00+02:00}\hspace{0.45mm}}\par} \\%
|
||||
\end{tabularx}%
|
||||
\par\nointerlineskip%
|
||||
\hrule height0.35pt%
|
||||
\nointerlineskip%
|
||||
\begin{tabularx}{\linewidth}{@{}p{\dimexpr0.50000000\linewidth-\arrayrulewidth\relax}|p{\dimexpr0.25210084\linewidth-\arrayrulewidth\relax}|p{\dimexpr0.14285714\linewidth-\arrayrulewidth\relax}|X@{}}%
|
||||
\parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.45mm}{\fontsize{3.2}{3.4}\selectfont\ttfamily\bfseries PROJECT}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{7.7}{7.9}\selectfont\ttfamily\bfseries Freestanding C na RV32I}\hspace{0.45mm}}\par} & \parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.45mm}{\fontsize{3.2}{3.4}\selectfont\ttfamily\bfseries SERIES}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{6.4}{6.6}\selectfont\ttfamily\bfseries C · Freestanding RV32I and K\&R}\hspace{0.45mm}}\par} & \parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.45mm}{\fontsize{3.2}{3.4}\selectfont\ttfamily\bfseries CARD}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{6.4}{6.6}\selectfont\ttfamily\bfseries 12/13}\hspace{0.45mm}}\par} & \parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.45mm}{\fontsize{3.2}{3.4}\selectfont\ttfamily\bfseries SHEET}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{6.4}{6.6}\selectfont\ttfamily\bfseries \thepage/\pageref{LastPage}}\hspace{0.45mm}}\par} \\%
|
||||
\end{tabularx}%
|
||||
\par\nointerlineskip%
|
||||
\hrule height0.35pt%
|
||||
\nointerlineskip%
|
||||
\begin{tabularx}{\linewidth}{@{}p{\dimexpr0.05882353\linewidth-\arrayrulewidth\relax}|p{\dimexpr0.05042017\linewidth-\arrayrulewidth\relax}|p{\dimexpr0.14705882\linewidth-\arrayrulewidth\relax}|p{\dimexpr0.09243697\linewidth-\arrayrulewidth\relax}|p{\dimexpr0.07563025\linewidth-\arrayrulewidth\relax}|p{\dimexpr0.07563025\linewidth-\arrayrulewidth\relax}|X@{}}%
|
||||
\parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.15mm}{\fontsize{2.85}{3}\selectfont\ttfamily\bfseries SUBJ.}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{4.45}{4.65}\selectfont\ttfamily\bfseries Inf.}\hspace{0.15mm}}\par} & \parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.15mm}{\fontsize{2.85}{3}\selectfont\ttfamily\bfseries PROG.}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{4.45}{4.65}\selectfont\ttfamily\bfseries —}\hspace{0.15mm}}\par} & \parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.15mm}{\fontsize{2.85}{3}\selectfont\ttfamily\bfseries CORE}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{4.45}{4.65}\selectfont\ttfamily\bfseries —}\hspace{0.15mm}}\par} & \parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.15mm}{\fontsize{2.85}{3}\selectfont\ttfamily\bfseries SCOPE}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{4.45}{4.65}\selectfont\ttfamily\bfseries —}\hspace{0.15mm}}\par} & \parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.15mm}{\fontsize{2.85}{3}\selectfont\ttfamily\bfseries LEVEL}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{4.45}{4.65}\selectfont\ttfamily\bfseries —}\hspace{0.15mm}}\par} & \parbox[c][5.19414mm][c]{\linewidth}{\hspace{0.15mm}{\fontsize{2.85}{3}\selectfont\ttfamily\bfseries POS.}\par\nointerlineskip\vspace{0.12mm}\noindent\makebox[\linewidth][r]{{\fontsize{4.45}{4.65}\selectfont\ttfamily\bfseries —}\hspace{0.15mm}}\par} & \parbox[c][5.19414mm][c]{\linewidth}{\hbox to\linewidth{\hspace{0.35mm}{\fontsize{3.4}{3.75}\selectfont\ttfamily\bfseries GITEA UUID}\hfill{\fontsize{3.4}{3.75}\selectfont\ttfamily e766c4bb-2a43-5f4e-b10a-b3393a42932c}\hspace{0.35mm}}\par\nointerlineskip\hbox to\linewidth{\hspace{0.35mm}{\fontsize{3.4}{3.75}\selectfont\ttfamily\bfseries CARD UUID} {\fontsize{3.4}{3.75}\selectfont\ttfamily 64f7c516-78b1-58ee-8619-a82d7061079f}\hfill{\fontsize{3.4}{3.75}\selectfont\ttfamily\bfseries AUTHOR M. Pabiszczak}\hspace{0.35mm}}} \\%
|
||||
\end{tabularx}%
|
||||
\par\nointerlineskip%
|
||||
\hrule height0.35pt%
|
||||
\nointerlineskip%
|
||||
\begin{tabularx}{\linewidth}{@{}X@{}}%
|
||||
\parbox[c][3.46276mm][c]{\linewidth}{\hspace{0.45mm}{\fontsize{4.5}{4.85}\selectfont\ttfamily\bfseries GITEA} {\fontsize{4.5}{4.85}\selectfont\ttfamily\href{https://zsl-gitea.mpabi.pl/edu-inf/lab-rv32i-c-uart}{\nolinkurl{https://zsl-gitea.mpabi.pl/edu-inf/lab-rv32i-c-uart}}}} \\%
|
||||
\end{tabularx}%
|
||||
\par\nointerlineskip%
|
||||
\hrule height0.35pt%
|
||||
\nointerlineskip%
|
||||
\begin{tabularx}{\linewidth}{@{}X@{}}%
|
||||
\parbox[c][3.46276mm][c]{\linewidth}{\hspace{0.45mm}{\fontsize{4.5}{4.85}\selectfont\ttfamily\bfseries HTML} {\fontsize{4.5}{4.85}\selectfont\ttfamily\href{https://dce7fb9d-7b2f-5d49-96a2-3a30d3070b84.mpabi.pl/64f7c516-78b1-58ee-8619-a82d7061079f}{\nolinkurl{https://dce7fb9d-7b2f-5d49-96a2-3a30d3070b84.mpabi.pl/64f7c516-78b1-58ee-8619-a82d7061079f}}}} \\%
|
||||
\end{tabularx}%
|
||||
\end{minipage}%
|
||||
\vrule width0.35pt%
|
||||
\begin{minipage}[c][23mm][c]{24mm}\centering%
|
||||
\href{https://dce7fb9d-7b2f-5d49-96a2-3a30d3070b84.mpabi.pl/64f7c516-78b1-58ee-8619-a82d7061079f}{\qrcode[level=L,height=22mm]{https://dce7fb9d-7b2f-5d49-96a2-3a30d3070b84.mpabi.pl/64f7c516-78b1-58ee-8619-a82d7061079f}}%
|
||||
\end{minipage}%
|
||||
\end{minipage}%
|
||||
}%
|
||||
\endgroup%
|
||||
}
|
||||
|
||||
\pagestyle{fancy}
|
||||
\fancyhf{}
|
||||
\fancyhead[C]{\ESCPageResourceHeader}
|
||||
\renewcommand{\headrulewidth}{0pt}
|
||||
\renewcommand{\footrulewidth}{0pt}
|
||||
|
||||
\newcommand{\ESCMarginTag}[4]{%
|
||||
\hspace*{#1}\textcolor{#2}{#3~#4}%
|
||||
}
|
||||
\newcommand{\ESCSectionBlockStart}{%
|
||||
\Needspace{8\baselineskip}%
|
||||
\par\vspace{0.35em}%
|
||||
\noindent\textcolor{black!28}{\rule{\textwidth}{0.35pt}}%
|
||||
\par\vspace{0.15em}%
|
||||
}
|
||||
\newcommand{\ESCSectionBlockEnd}{%
|
||||
\par\vspace{0.45em}%
|
||||
}
|
||||
\newcommand{\ESCTinyStepSeparator}{%
|
||||
\par\vspace{0.10em}%
|
||||
\noindent{\color{black!18}\leaders\hbox{\rule{0.60em}{0.22pt}\hspace{0.38em}}\hfill\kern0pt}%
|
||||
\par\vspace{0.10em}%
|
||||
}
|
||||
\newtcolorbox{ESCTaskFrame}[1]{enhanced,breakable,arc=0pt,boxrule=0.35pt,colback=white,colframe=black,boxsep=0pt,left=1.4mm,right=1.4mm,top=0.8mm,bottom=0.8mm,colbacktitle=black!7,coltitle=black,title={\ttfamily\bfseries TASK\quad #1}}
|
||||
\newtcolorbox{ESCBlockFrame}[1]{enhanced,breakable,arc=0pt,boxrule=0.35pt,colback=white,colframe=black!55,boxsep=0pt,left=1.0mm,right=1.0mm,top=0.6mm,bottom=0.6mm,colbacktitle=black!4,coltitle=black,title={\ttfamily\bfseries BLOCK\quad #1}}
|
||||
\newtcolorbox{ESCStepFrame}[1]{enhanced,breakable,arc=0pt,boxrule=0.35pt,colback=white,colframe=black!28,boxsep=0pt,left=0.8mm,right=0.8mm,top=0.45mm,bottom=0.45mm,colbacktitle=black!2,coltitle=black,title={\ttfamily STEP\quad #1}}
|
||||
\newtcolorbox{ESCConclusionFrame}{enhanced,breakable,arc=0pt,boxrule=0.45pt,colback=blue!2,colframe=blue!45!black,boxsep=0pt,left=1.2mm,right=1.2mm,top=0.7mm,bottom=0.7mm,colbacktitle=blue!7,coltitle=black,title={\ttfamily\bfseries WNIOSEK}}
|
||||
|
||||
\newcommand{\ESCLearningTreeWidget}{%
|
||||
\reversemarginpar
|
||||
\marginnote[%
|
||||
\begin{minipage}{\marginparwidth}%
|
||||
\raggedright
|
||||
{\fontsize{3.55}{3.95}\selectfont\ttfamily
|
||||
\begin{minipage}[t]{\marginparwidth}%
|
||||
\raggedright
|
||||
{\bfseries\textcolor{black!65}{TECH}\par}%
|
||||
\vspace{0.08em}%
|
||||
\hspace*{0.00em}\textcolor{red}{WE~01}\textcolor{black!48}{}\par%
|
||||
\hspace*{0.28em}\textcolor{orange!85!black}{EK~LOCAL~C}\textcolor{black!48}{\pdftooltip[width=\textwidth]{.01}{Uczeń uruchamia trzy obrazy RV32I, odczytuje status UART, numer IRQ, bajty i liczniki oraz\textCR wiąże je z listingiem i kodem wyjścia.}}\par%
|
||||
\hspace*{0.54em}\textcolor{blue!70!black}{KW~LOCAL~C}\textcolor{black!48}{\pdftooltip[width=\textwidth]{.01}{Kod, przewidywanie i pomiar tworzą jeden dowód.}}\par%
|
||||
\end{minipage}%
|
||||
}%
|
||||
\end{minipage}%
|
||||
]{}
|
||||
\normalmarginpar
|
||||
|
||||
\marginnote{%
|
||||
\begin{minipage}{\marginparwidth}%
|
||||
\raggedright
|
||||
{\fontsize{3.55}{3.95}\selectfont\ttfamily
|
||||
\hspace*{0.06cm}%
|
||||
\begin{minipage}[t]{\dimexpr\marginparwidth-0.06cm\relax}%
|
||||
\raggedright
|
||||
{\bfseries\textcolor{black!65}{OG}\par}%
|
||||
\vspace{0.08em}%
|
||||
\hspace*{0.00em}\textcolor{red}{WE~01}\textcolor{black!48}{}\par%
|
||||
\hspace*{0.28em}\textcolor{green!50!black}{EN~LOCAL~EN~C}\textcolor{black!48}{\pdftooltip[width=\textwidth]{.01}{Uczeń rozpisuje cztery oddzielne etapy: stan FIFO, pending i enable, decyzję dispatchera\textCR oraz zmianę stanu aplikacji.}}\par%
|
||||
\hspace*{0.54em}\textcolor{blue!70!black}{KW~LOCAL~KW~C}\textcolor{black!48}{\pdftooltip[width=\textwidth]{.01}{Kod, przewidywanie i pomiar tworzą jeden dowód.}}\par%
|
||||
\end{minipage}%
|
||||
}%
|
||||
\end{minipage}%
|
||||
}
|
||||
|
||||
}
|
||||
|
||||
\begin{document}
|
||||
\sloppy
|
||||
|
||||
\vspace{1.0em}
|
||||
\noindent{\Large\bfseries Cel karty}\par
|
||||
\vspace{0.35em}
|
||||
Uczeń odróżnia polling rejestru statusu od odbioru sterowanego zdarzeniem. Dla ścieżki przerwania wskazuje osobno: bajt w RX FIFO, stan linii external IRQ 16, selekcję przez kontroler Hazard3, wywołanie ISR i efekt konsumowany później przez main.
|
||||
|
||||
\vspace{0.8em}
|
||||
\noindent\textcolor{black!25}{\rule{\textwidth}{0.35pt}}
|
||||
\vspace{0.7em}
|
||||
\noindent{\Large\bfseries Zakres i zachowane przykłady}\par
|
||||
\vspace{0.35em}
|
||||
Karta korzysta z laboratoryjnego modelu UART Hazard3. Rejestr \texttt{TB\_UART\_TEST\_RX} jest wyłącznie kontrolowanym bodźcem testbench; nie występuje w produkcyjnym UART ani na RP2350. Po wstrzyknięciu bajtu Task02 i Task03 przechodzą jednak przez rzeczywisty kontroler external IRQ, \texttt{mtvec}, dispatcher i \texttt{mret} modelowanego rdzenia.\par\textbf{Układ każdego przykładu:} pełny profil A1--A8; widok N/D ma jawny powód, a diagram nie jest wymagany, gdy tekst daje lepszy dowód.
|
||||
\vspace{0.55em}
|
||||
\small\begin{tabularx}{\textwidth}{@{}>{\ttfamily\raggedright\arraybackslash}p{1.10cm}>{\ttfamily\raggedright\arraybackslash}p{1.45cm}X>{\raggedright\arraybackslash}p{2.50cm}@{}}
|
||||
\textbf{Typ} & \textbf{Task} & \textbf{Idea} & \textbf{Waga} \\ \hline
|
||||
\hline
|
||||
\textbf{\texttt{MMIO}} & \textbf{\texttt{Task01}} & \textbf{STATUS, DATA i kontrolowany RX stimulus} & \textbf{kluczowe} \\ \hline
|
||||
\hline
|
||||
\textbf{\texttt{IRQ}} & \textbf{\texttt{Task02}} & \textbf{FIFO, pending, enable, dispatcher i mret} & \textbf{kluczowe} \\ \hline
|
||||
\hline
|
||||
\textbf{\texttt{ISR}} & \textbf{\texttt{Task03}} & \textbf{krótki ISR, jawne przepełnienie i konsumpcja w main} & \textbf{kluczowe} \\ \hline
|
||||
\end{tabularx}
|
||||
\normalsize
|
||||
|
||||
|
||||
\vspace{0.8em}
|
||||
\noindent\textcolor{black!25}{\rule{\textwidth}{0.35pt}}
|
||||
|
||||
\clearpage
|
||||
|
||||
\ESCSectionBlockStart
|
||||
\section{Polling pyta o stan w rytmie programu}
|
||||
\reversemarginpar
|
||||
\marginnote[%
|
||||
\begin{minipage}{\marginparwidth}%
|
||||
\raggedright
|
||||
{\fontsize{3.55}{3.95}\selectfont\ttfamily
|
||||
\begin{minipage}[t]{\marginparwidth}%
|
||||
\raggedright
|
||||
{\bfseries\textcolor{black!65}{TECH}\par}%
|
||||
\vspace{0.08em}%
|
||||
\hspace*{0.00em}\textcolor{red}{WE~01}\textcolor{black!48}{}\par%
|
||||
\end{minipage}%
|
||||
}%
|
||||
\end{minipage}%
|
||||
]{}[-3.1em]
|
||||
\normalmarginpar
|
||||
|
||||
\marginnote{%
|
||||
\begin{minipage}{\marginparwidth}%
|
||||
\raggedright
|
||||
{\fontsize{3.55}{3.95}\selectfont\ttfamily
|
||||
\hspace*{0.06cm}%
|
||||
\begin{minipage}[t]{\dimexpr\marginparwidth-0.06cm\relax}%
|
||||
\raggedright
|
||||
{\bfseries\textcolor{black!65}{OG}\par}%
|
||||
\vspace{0.08em}%
|
||||
\hspace*{0.00em}\textcolor{red}{WE~01}\textcolor{black!48}{}\par%
|
||||
\end{minipage}%
|
||||
}%
|
||||
\end{minipage}%
|
||||
}[-3.1em]
|
||||
|
||||
|
||||
Rejestr \texttt{STATUS.RX\_AVAIL} opisuje niepusty RX FIFO, a odczyt \texttt{DATA} usuwa jeden bajt. W Task01 przerwanie RX pozostaje wyłączone: program sam wykonuje kolejne odczyty statusu. Jest to poprawne dla prostego, krótkiego oczekiwania, lecz czas CPU zależy od częstotliwości odpytywania. Zapis \texttt{TB\_UART\_TEST\_RX='P'} jest bodźcem laboratoryjnym, nie częścią sterownika produkcyjnego.
|
||||
\ESCSectionBlockEnd
|
||||
|
||||
\ESCSectionBlockStart
|
||||
\section{RX IRQ jest ścieżką pięciu stanów}
|
||||
\reversemarginpar
|
||||
\marginnote[%
|
||||
\begin{minipage}{\marginparwidth}%
|
||||
\raggedright
|
||||
{\fontsize{3.55}{3.95}\selectfont\ttfamily
|
||||
\begin{minipage}[t]{\marginparwidth}%
|
||||
\raggedright
|
||||
{\bfseries\textcolor{black!65}{TECH}\par}%
|
||||
\vspace{0.08em}%
|
||||
\hspace*{0.00em}\textcolor{red}{WE~01}\textcolor{black!48}{}\par%
|
||||
\end{minipage}%
|
||||
}%
|
||||
\end{minipage}%
|
||||
]{}[-3.1em]
|
||||
\normalmarginpar
|
||||
|
||||
\marginnote{%
|
||||
\begin{minipage}{\marginparwidth}%
|
||||
\raggedright
|
||||
{\fontsize{3.55}{3.95}\selectfont\ttfamily
|
||||
\hspace*{0.06cm}%
|
||||
\begin{minipage}[t]{\dimexpr\marginparwidth-0.06cm\relax}%
|
||||
\raggedright
|
||||
{\bfseries\textcolor{black!65}{OG}\par}%
|
||||
\vspace{0.08em}%
|
||||
\hspace*{0.00em}\textcolor{red}{WE~01}\textcolor{black!48}{}\par%
|
||||
\end{minipage}%
|
||||
}%
|
||||
\end{minipage}%
|
||||
}[-3.1em]
|
||||
|
||||
|
||||
W Task02 bajt trafia do FIFO i model podnosi external IRQ 16 tylko wtedy, gdy \texttt{CTRL.RX\_IRQ\_EN=1}. Kontroler Hazard3 próbkuje i udostępnia bieżący poziom pending; \texttt{mstatus.MIE}, \texttt{mie.MEIE} i enable linii decydują, czy rdzeń wejdzie do wektora. Dispatcher odczytuje \texttt{meinext}, wybiera wpis 16 z tablicy i wykonuje \texttt{jalr}. Odczyt DATA opróżnia FIFO, więc linia poziomowa i widoczny pending opadają; dopiero \texttt{mret} wraca do normalnego kodu.
|
||||
\ESCSectionBlockEnd
|
||||
|
||||
\ESCSectionBlockStart
|
||||
\section{ISR przekazuje minimum, main nadaje znaczenie}
|
||||
\reversemarginpar
|
||||
\marginnote[%
|
||||
\begin{minipage}{\marginparwidth}%
|
||||
\raggedright
|
||||
{\fontsize{3.55}{3.95}\selectfont\ttfamily
|
||||
\begin{minipage}[t]{\marginparwidth}%
|
||||
\raggedright
|
||||
{\bfseries\textcolor{black!65}{TECH}\par}%
|
||||
\vspace{0.08em}%
|
||||
\hspace*{0.00em}\textcolor{red}{WE~01}\textcolor{black!48}{}\par%
|
||||
\end{minipage}%
|
||||
}%
|
||||
\end{minipage}%
|
||||
]{}[-3.1em]
|
||||
\normalmarginpar
|
||||
|
||||
\marginnote{%
|
||||
\begin{minipage}{\marginparwidth}%
|
||||
\raggedright
|
||||
{\fontsize{3.55}{3.95}\selectfont\ttfamily
|
||||
\hspace*{0.06cm}%
|
||||
\begin{minipage}[t]{\dimexpr\marginparwidth-0.06cm\relax}%
|
||||
\raggedright
|
||||
{\bfseries\textcolor{black!65}{OG}\par}%
|
||||
\vspace{0.08em}%
|
||||
\hspace*{0.00em}\textcolor{red}{WE~01}\textcolor{black!48}{}\par%
|
||||
\end{minipage}%
|
||||
}%
|
||||
\end{minipage}%
|
||||
}[-3.1em]
|
||||
|
||||
|
||||
Task03 nie analizuje komendy w ISR. Handler zawsze opróżnia DATA, a potem albo zapisuje bajt do jednej komórki, albo zwiększa licznik odrzuceń, gdy komórka jest pełna. Polityka \texttt{drop-newest} jest celowo jawna i mierzalna. To nie jest kolejka ani synchronizacja RTOS: pojedyncze 32-bitowe obiekty \texttt{volatile} i kontrolowana kolejność wystarczają wyłącznie dla tego jednego rdzenia i tego przykładu.
|
||||
\ESCSectionBlockEnd
|
||||
|
||||
\clearpage
|
||||
\ESCSectionBlockStart
|
||||
\section{Zadania — zachowane przykłady w profilu A1–A8}
|
||||
\reversemarginpar
|
||||
\marginnote[%
|
||||
\begin{minipage}{\marginparwidth}%
|
||||
\raggedright
|
||||
{\fontsize{3.55}{3.95}\selectfont\ttfamily
|
||||
\begin{minipage}[t]{\marginparwidth}%
|
||||
\raggedright
|
||||
{\bfseries\textcolor{black!65}{TECH}\par}%
|
||||
\vspace{0.08em}%
|
||||
\hspace*{0.00em}\textcolor{red}{WE~01}\textcolor{black!48}{}\par%
|
||||
\end{minipage}%
|
||||
}%
|
||||
\end{minipage}%
|
||||
]{}[-3.1em]
|
||||
\normalmarginpar
|
||||
|
||||
\marginnote{%
|
||||
\begin{minipage}{\marginparwidth}%
|
||||
\raggedright
|
||||
{\fontsize{3.55}{3.95}\selectfont\ttfamily
|
||||
\hspace*{0.06cm}%
|
||||
\begin{minipage}[t]{\dimexpr\marginparwidth-0.06cm\relax}%
|
||||
\raggedright
|
||||
{\bfseries\textcolor{black!65}{OG}\par}%
|
||||
\vspace{0.08em}%
|
||||
\hspace*{0.00em}\textcolor{red}{WE~01}\textcolor{black!48}{}\par%
|
||||
\end{minipage}%
|
||||
}%
|
||||
\end{minipage}%
|
||||
}[-3.1em]
|
||||
|
||||
|
||||
\begin{ESCTaskFrame}{TASK01 · Polling jednego bajtu}
|
||||
{\scriptsize\ttfamily 611a873f-8d37-5084-9ab6-1230e2505249}\par
|
||||
\begin{ESCBlockFrame}{A1 CONTEXT · AKTYWNE — polling w granicy modelu}
|
||||
\textbf{Zachowany przykład:} \nolinkurl{src/tasks/task01_uart_polling.c}.\par Odpowiedzialność przykładu zaczyna się od kontrolowanego wstrzyknięcia P do RX FIFO i kończy na odczycie P oraz zapisie T do TX. Nie konfiguruje kontrolera przerwań. \texttt{TEST\_RX} należy wyłącznie do testbench; DATA, STATUS i CTRL modelują interfejs peryferium.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A2 STRUCTURE · AKTYWNE — cztery rejestry i FIFO}
|
||||
Pod bazą UART0 leżą DATA +0, STATUS +4, CTRL +8 i testowy \texttt{TEST\_RX} +12. FIFO nie jest bezpośrednio adresowalne: \texttt{RX\_AVAIL} mówi tylko, czy zawiera co najmniej jeden bajt, a DATA zwraca i usuwa element czołowy.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A3 DISPATCH · N/D}
|
||||
\textbf{N/D.} RX IRQ pozostaje wyłączone, więc nie ma wejścia przez mtvec, wyboru ISR ani pośredniego jalr; wszystkie funkcje są wywołaniami bezpośrednimi normalnego kodu.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A4 APPLICATION · AKTYWNE — przewidywanie bitów}
|
||||
Bez klienta TCP status po wstrzyknięciu P ma wartość 0x3: \texttt{RX\_AVAIL} i \texttt{TX\_READY}. \texttt{RX\_IRQ} jest zerem, bo CTRL nie włącza źródła. Po odczycie DATA FIFO jest puste, więc zostaje 0x2. Znaki mają wartości P=80 i T=84.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A5 FLOW · AKTYWNE — inject, status, data, status, tx}
|
||||
Kolejność jest częścią dowodu: wyłącz IRQ, wstrzyknij P, odczytaj pierwszy status, odczytaj DATA, odczytaj drugi status, zapisz T. Zamiana DATA z pierwszym statusem zniszczyłaby obserwację \texttt{RX\_AVAIL=1}.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A6 STATE · AKTYWNE — EMPTY do P do EMPTY}
|
||||
RX FIFO przechodzi \texttt{EMPTY -> ['P'] -> EMPTY}. Status jest funkcją tego stanu i nie przechowuje osobnej kopii flagi. Zapis TX jest widoczny jako T w logu testbencha; bez klienta TCP model nie zachowuje tego bajtu w kolejce sieciowej. Nie zmienia to stanu RX.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A7 RUNTIME · AKTYWNE — adresy 0xc00002xx}
|
||||
W listingu znajdź zapisy i odczyty pod bazą \texttt{0xc0000200}. W checkpointcie globale mają wartości 3, 80, 2 i 84. Kod 0 pochodzi z pełnego gate, a nie z samego faktu, że program dotarł do \texttt{\_exit}.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A8 PATTERNS · AKTYWNE — status-before-data}
|
||||
Nazwany wzorzec polling RX brzmi: sprawdź availability, dopiero potem odczytaj destructive DATA. Jest prosty i deterministyczny, ale zużywa czas CPU, jeśli pętla oczekiwania nie ma ograniczenia ani innej pracy.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{Ćwiczenie · Przewidywanie → wykonanie → wniosek}
|
||||
Przewidź bity statusu przed i po odczycie P. Wskaż, która operacja tworzy bodziec testbench, która tylko obserwuje FIFO, a która usuwa bajt. Potwierdź także zapis T do rejestru TX.
|
||||
\par\textbf{Evidence:} Tabela bitów STATUS przed i po DATA, odczyt globali Task01, wskazanie transakcji MMIO w listingu RV32I oraz kod wyjścia Hazard3.
|
||||
\par\textbf{Acceptance:} Hazard3: status\_before=0x3, rx\_byte='P'=80, status\_after=0x2, tx\_byte='T'=84, osobna linia T w logu testbencha, pass=1 i kod wyjścia 0.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{TASK01 · Zapis dowodu ucznia}
|
||||
\textbf{1. Przewidywanie przed uruchomieniem}\par\noindent\dotfill\par\noindent\dotfill\par\textbf{2. Status i bajt w modelu UART}\par\noindent\dotfill\par\noindent\dotfill\par\textbf{3. Transakcje MMIO RV32I i kod wyjścia}\par\noindent\dotfill\par\noindent\dotfill\par\textbf{4. Wniosek: reguła języka lub kontrakt targetu potwierdzony przez pomiar}\par\noindent\dotfill\par\noindent\dotfill
|
||||
\end{ESCBlockFrame}
|
||||
\end{ESCTaskFrame}
|
||||
\clearpage
|
||||
\begin{ESCTaskFrame}{TASK02 · Odbiór R przez external IRQ 16}
|
||||
{\scriptsize\ttfamily 1cd0396c-3eea-5a66-92a9-48439de20b15}\par
|
||||
\begin{ESCBlockFrame}{A1 CONTEXT · AKTYWNE — pięć granic odpowiedzialności}
|
||||
\textbf{Zachowany przykład:} \nolinkurl{src/tasks/task02_uart_rx_interrupt.c}.\par \texttt{TEST\_RX} tworzy bodziec, UART utrzymuje FIFO i linię 16, kontroler Hazard3 utrzymuje pending/priority/enable, dispatcher wybiera wpis, a ISR odczytuje DATA. Normalny kod tylko konfiguruje, włącza globalny bit, czeka i ocenia dowód.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A2 STRUCTURE · AKTYWNE — stan peryferium, CSR i tabela}
|
||||
Stan obejmuje \texttt{CTRL.RX\_IRQ\_EN}, niepusty FIFO, pending linii 16, tablicę \texttt{\_external\_irq\_table[16]}, priorytet, \texttt{mie.MEIE} i \texttt{mstatus.MIE}. Żaden pojedynczy bit nie wystarcza do wejścia w ISR.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A3 DISPATCH · AKTYWNE — meinext do wpisu 16}
|
||||
Wektor machine external IRQ wchodzi do \texttt{isr\_external\_irq}. Odczyt \texttt{meinext} zwraca gotowy offset tablicy — numer linii 16 przesunięty o dwa bity. Dispatcher dodaje go do bazy \texttt{\_external\_irq\_table} i wykonuje \texttt{jalr} do \texttt{task02\_uart\_handler}. To jest rzeczywisty wybór wykonawcy, nie zwykłe statyczne wywołanie.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A4 APPLICATION · AKTYWNE — R i status 0x13}
|
||||
Przed globalnym enable pending ma być 1, lecz licznik handlera nadal 0. Po enable ISR ma zobaczyć \texttt{RX\_AVAIL}, \texttt{TX\_READY} i \texttt{RX\_IRQ}, czyli 0x13, odczytać R=82 i opublikować numer 16.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A5 FLOW · AKTYWNE — konfiguracja przed globalnym enable}
|
||||
Najpierw MIE jest wyzerowane, potem ustawiane są handler, priorytet, enable linii, MEIE i CTRL. Dopiero po wstrzyknięciu R i zmierzeniu pending program ustawia MIE. ISR czyta DATA, dispatcher odtwarza kontekst i wykonuje mret.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A6 STATE · AKTYWNE — PENDING, ACTIVE, DRAINED}
|
||||
Po bodźcu stan jest PENDING: FIFO zawiera R, linia 16 jest aktywna, lecz globalny gate blokuje wejście. Po MIE przechodzi do ACTIVE. Odczyt DATA tworzy DRAINED: FIFO pusty, linia i pending opadają, a licznik wynosi 1.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A7 RUNTIME · AKTYWNE — mcause 0x8000000b i meinext 16}
|
||||
Wejście sprzętowe ma machine external interrupt cause 11, czyli \texttt{mcause=0x8000000b}; konkretną linię 16 wybiera dopiero kontroler przez meinext. Listing ma zawierać zapis tablicy, operacje CSR, pośredni jalr i mret.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A8 PATTERNS · AKTYWNE — drain level-triggered source}
|
||||
Dla źródła poziomowego ISR musi usunąć warunek w peryferium, tutaj opróżnić DATA. Samo wejście do handlera nie jest acknowledge. Gdyby FIFO pozostał niepusty, linia byłaby nadal aktywna i przerwanie wróciłoby po mret.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{Ćwiczenie · Przewidywanie → wykonanie → wniosek}
|
||||
Rozpisz osobno bity CTRL, pending linii 16, mstatus.MIE, mie.MEIE i enable kontrolera. Przewidź stan przed globalnym enable, numer wybrany przez meinext oraz czynność, która usuwa źródło poziomowe.
|
||||
\par\textbf{Evidence:} Ślad źródło→pending→enable→dispatcher→ISR→resume, wartości globali w checkpointcie, fragment \texttt{jalr} z \texttt{irq\_dispatch.S} i kod wyjścia Hazard3.
|
||||
\par\textbf{Acceptance:} Hazard3: pending\_before\_enable=1; jeden handler IRQ 16 widzi status 0x13 i byte='R'=82; po odczycie DATA pending\_after=0, pass=1 i kod 0.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{TASK02 · Zapis dowodu ucznia}
|
||||
\textbf{1. Przewidywanie przed uruchomieniem}\par\noindent\dotfill\par\noindent\dotfill\par\textbf{2. Macierz pending i enable przed ISR}\par\noindent\dotfill\par\noindent\dotfill\par\textbf{3. Numer IRQ, status, bajt i powrót mret}\par\noindent\dotfill\par\noindent\dotfill\par\textbf{4. Wniosek: reguła języka lub kontrakt targetu potwierdzony przez pomiar}\par\noindent\dotfill\par\noindent\dotfill
|
||||
\end{ESCBlockFrame}
|
||||
\end{ESCTaskFrame}
|
||||
\clearpage
|
||||
\begin{ESCTaskFrame}{TASK03 · Jednokomórkowa skrzynka drop-newest}
|
||||
{\scriptsize\ttfamily c60d485a-0e23-522a-a06a-78c86be36f76}\par
|
||||
\begin{ESCBlockFrame}{A1 CONTEXT · AKTYWNE — ISR transportuje, main konsumuje}
|
||||
\textbf{Zachowany przykład:} \nolinkurl{src/tasks/task03_uart_mailbox.c}.\par Handler odpowiada za szybkie opróżnienie DATA i próbę publikacji jednego bajtu. Nie interpretuje komendy. Main odpowiada za konsumpcję. Gdy skrzynka jest pełna, kontrakt jawnie odrzuca najnowszy bajt i liczy stratę.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A2 STRUCTURE · AKTYWNE — payload, flaga i telemetria}
|
||||
Skrzynkę tworzą \texttt{mailbox\_byte} i \texttt{mailbox\_full}. Osobne liczniki irq, accepted i dropped nie sterują algorytmem; są telemetrią dowodu. Każdy obiekt ma szerokość 32 bitów i jest volatile w tym jednordzeniowym kontrakcie bare-metal.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A3 DISPATCH · AKTYWNE — ten sam IRQ, inny odbiorca}
|
||||
Linia 16 przechodzi przez ten sam dispatcher co Task02, lecz wpis tablicy wskazuje \texttt{task03\_uart\_handler}. Dynamiczny wybór kończy się pośrednim jalr; decyzja accepted/drop odbywa się dopiero wewnątrz handlera na podstawie danych.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A4 APPLICATION · AKTYWNE — A przyjęte, B odrzucone, C przyjęte}
|
||||
Po A skrzynka jest pełna i accepted=1. B wywołuje drugie IRQ, DATA zostaje opróżnione, lecz payload A pozostaje, a dropped rośnie do 1. Main pobiera A. Po C pusta skrzynka znów przyjmuje dane; main pobiera C.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A5 FLOW · AKTYWNE — drain przed decyzją publish/drop}
|
||||
ISR najpierw odczytuje DATA, dzięki czemu usuwa źródło poziomowe niezależnie od stanu skrzynki. Następnie zwiększa \texttt{irq\_count} i wybiera publikację albo drop. Main czeka na konkretną liczbę obsług, a nie na sam upływ pętli.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A6 STATE · AKTYWNE — EMPTY, FULL(A), FULL(A), EMPTY, FULL(C), EMPTY}
|
||||
Pełny ślad skrzynki to \texttt{EMPTY -> FULL(A) -> FULL(A) -> EMPTY -> FULL(C) -> EMPTY}. Drugie przejście nie zmienia payloadu, ale zmienia licznik dropped; dlatego stan domenowy i telemetria muszą być czytane razem.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A7 RUNTIME · AKTYWNE — trzy wejścia i trzy mret}
|
||||
Checkpoint ma pokazać irq=3, accepted=2, dropped=1, 65, 67 i full=0. W listingu wskaż trzy klasy operacji: MMIO DATA, zapisy globali przez ISR oraz odtworzenie kontekstu i mret w dispatcherze.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{A8 PATTERNS · AKTYWNE — bounded mailbox z jawną utratą}
|
||||
Jednokomórkowa skrzynka ogranicza czas i pamięć ISR. Jej ważną częścią jest polityka przeciążenia i licznik strat. Nie należy nazywać jej kolejką; nie zachowuje serii zdarzeń i nie zastępuje synchronizacji wielordzeniowej ani RTOS.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{Ćwiczenie · Przewidywanie → wykonanie → wniosek}
|
||||
Prześledź A, B i C. Dla każdego bajtu zapisz stan FIFO, \texttt{mailbox\_full}, decyzję ISR i późniejszy odczyt main. Wyjaśnij, dlaczego B jest odrzucone, a mimo to DATA musi zostać odczytane.
|
||||
\par\textbf{Evidence:} Tabela trzech zdarzeń A/B/C, liczniki ISR, dwie wartości odebrane przez main, stan końcowy skrzynki oraz kod wyjścia Hazard3.
|
||||
\par\textbf{Acceptance:} Hazard3: irq\_count=3, accepted=2, dropped=1, first\_consumed='A'=65, second\_consumed='C'=67, mailbox\_full=0, pass=1 i kod 0.
|
||||
\end{ESCBlockFrame}
|
||||
\begin{ESCBlockFrame}{TASK03 · Zapis dowodu ucznia}
|
||||
\textbf{1. Przewidywanie przed uruchomieniem}\par\noindent\dotfill\par\noindent\dotfill\par\textbf{2. Ślad ISR dla A, B i C}\par\noindent\dotfill\par\noindent\dotfill\par\textbf{3. Konsumpcja main, liczniki i kod wyjścia}\par\noindent\dotfill\par\noindent\dotfill\par\textbf{4. Wniosek: reguła języka lub kontrakt targetu potwierdzony przez pomiar}\par\noindent\dotfill\par\noindent\dotfill
|
||||
\end{ESCBlockFrame}
|
||||
\end{ESCTaskFrame}
|
||||
\ESCSectionBlockEnd
|
||||
|
||||
\end{document}
|
||||
BIN
Binary file not shown.
@@ -0,0 +1,667 @@
|
||||
{
|
||||
"$schema": "../../../tools/card-layouts/schemas/card-source.schema.json",
|
||||
"schema": "esc-card-source.v1",
|
||||
"card": {
|
||||
"id": "mpabi-inf-c-12-uart-polling-interrupts",
|
||||
"series": "c",
|
||||
"series_title": "C · Freestanding RV32I and K&R",
|
||||
"number": "12",
|
||||
"count": "13",
|
||||
"slug": "uart-polling-interrupts",
|
||||
"title": "UART — polling i przerwania RX",
|
||||
"topic": "MMIO UART, external IRQ oraz jednokomórkowa skrzynka ISR do main",
|
||||
"project": "Freestanding C na RV32I",
|
||||
"subject": "Informatyka",
|
||||
"level": "Rok 1 · C12 · RV32I/Hazard3",
|
||||
"revision_date": "2026-07-20T00:00:00+02:00",
|
||||
"status": "Gotowa",
|
||||
"version": "v00.01",
|
||||
"uuid": "e766c4bb-2a43-5f4e-b10a-b3393a42932c",
|
||||
"author": "M. Pabiszczak",
|
||||
"year": "2026"
|
||||
},
|
||||
"generated": {
|
||||
"tex": "doc/generated/main.tex",
|
||||
"html": "web/index.html",
|
||||
"html_css": "web/style.css",
|
||||
"html_tree_inspector": false,
|
||||
"react_app": true
|
||||
},
|
||||
"render_dictionary": false,
|
||||
"template": "templates/karta-klasyczna.json",
|
||||
"title_block": {
|
||||
"category": "KARTA PRACY · INFORMATYKA",
|
||||
"prepared_by": "M. Pabiszczak",
|
||||
"prepared_on": "2026-07-20T00:00:00+02:00",
|
||||
"title": "UART — polling i przerwania RX",
|
||||
"url": "https://dce7fb9d-7b2f-5d49-96a2-3a30d3070b84.mpabi.pl/64f7c516-78b1-58ee-8619-a82d7061079f",
|
||||
"repository_url": "https://zsl-gitea.mpabi.pl/edu-inf/lab-rv32i-c-uart",
|
||||
"url_host_uuid": "dce7fb9d-7b2f-5d49-96a2-3a30d3070b84",
|
||||
"url_domain": "mpabi.pl",
|
||||
"doc_uuid": "64f7c516-78b1-58ee-8619-a82d7061079f",
|
||||
"revision": "v00.01",
|
||||
"issued_on": "2026-07-20T00:00:00+02:00",
|
||||
"series": "C-12",
|
||||
"document_type": "karta pracy",
|
||||
"tool": "card-layouts",
|
||||
"show_qr": true,
|
||||
"show_repository_qr": true,
|
||||
"height_cm": 2.6,
|
||||
"repeat_on_every_page": true,
|
||||
"replace_front_matter": true
|
||||
},
|
||||
"front_page_break": true,
|
||||
"front_page_scope": {
|
||||
"title": "Cel karty",
|
||||
"content_tex": "Uczeń odróżnia polling rejestru statusu od odbioru sterowanego zdarzeniem. Dla ścieżki przerwania wskazuje osobno: bajt w RX FIFO, stan linii external IRQ 16, selekcję przez kontroler Hazard3, wywołanie ISR i efekt konsumowany później przez main.",
|
||||
"scope_title": "Zakres i zachowane przykłady",
|
||||
"scope_content_tex": "Karta korzysta z laboratoryjnego modelu UART Hazard3. Rejestr \\texttt{TB\\_UART\\_TEST\\_RX} jest wyłącznie kontrolowanym bodźcem testbench; nie występuje w produkcyjnym UART ani na RP2350. Po wstrzyknięciu bajtu Task02 i Task03 przechodzą jednak przez rzeczywisty kontroler external IRQ, \\texttt{mtvec}, dispatcher i \\texttt{mret} modelowanego rdzenia.\\par\\textbf{Układ każdego przykładu:} pełny profil A1--A8; widok N/D ma jawny powód, a diagram nie jest wymagany, gdy tekst daje lepszy dowód.",
|
||||
"scope_table": {
|
||||
"headers": [
|
||||
"Typ",
|
||||
"Task",
|
||||
"Idea",
|
||||
"Waga"
|
||||
],
|
||||
"rows": [
|
||||
{
|
||||
"chapter": "MMIO",
|
||||
"task": "Task01",
|
||||
"idea_tex": "STATUS, DATA i kontrolowany RX stimulus",
|
||||
"priority": "kluczowe",
|
||||
"key": true
|
||||
},
|
||||
{
|
||||
"chapter": "IRQ",
|
||||
"task": "Task02",
|
||||
"idea_tex": "FIFO, pending, enable, dispatcher i mret",
|
||||
"priority": "kluczowe",
|
||||
"key": true
|
||||
},
|
||||
{
|
||||
"chapter": "ISR",
|
||||
"task": "Task03",
|
||||
"idea_tex": "krótki ISR, jawne przepełnienie i konsumpcja w main",
|
||||
"priority": "kluczowe",
|
||||
"key": true
|
||||
}
|
||||
]
|
||||
}
|
||||
},
|
||||
"side_margin_tree_layout": {
|
||||
"columns": [
|
||||
{
|
||||
"id": "zawodowe",
|
||||
"label": "TECH",
|
||||
"side": "left",
|
||||
"tree": "WE -> EK -> KW",
|
||||
"description": "Kod C, ABI i obserwacja RV32I."
|
||||
},
|
||||
{
|
||||
"id": "ogolne",
|
||||
"label": "OG",
|
||||
"side": "right",
|
||||
"tree": "WE -> EN -> KW",
|
||||
"description": "Przewidywanie, pomiar i wniosek."
|
||||
}
|
||||
]
|
||||
},
|
||||
"learning_effects": {
|
||||
"C12.EN01": {
|
||||
"bloom_level": "Analiza",
|
||||
"label": "Źródło to nie handler",
|
||||
"text": "Uczeń rozpisuje cztery oddzielne etapy: stan FIFO, pending i enable, decyzję dispatchera oraz zmianę stanu aplikacji.",
|
||||
"assessment_criteria": [
|
||||
"C12.KW01"
|
||||
]
|
||||
},
|
||||
"C12.EK01": {
|
||||
"bloom_level": "Zastosowanie",
|
||||
"label": "Dowód na Hazard3",
|
||||
"text": "Uczeń uruchamia trzy obrazy RV32I, odczytuje status UART, numer IRQ, bajty i liczniki oraz wiąże je z listingiem i kodem wyjścia.",
|
||||
"assessment_criteria": [
|
||||
"C12.KW01"
|
||||
]
|
||||
}
|
||||
},
|
||||
"assessment_criteria": {
|
||||
"C12.KW01": {
|
||||
"text": "Wszystkie trzy programy kończą się kodem 0 w Hazard3. Task01 odczytuje P przez polling: status 0x3 przed i 0x2 po odczycie. Task02 przed globalnym enable widzi pending=1, handler numeru 16 odczytuje R przy statusie 0x13, a po obsłudze pending=0. Task03 obsługuje trzy IRQ, przyjmuje A i C, odrzuca B zgodnie z drop-newest i kończy z accepted=2, dropped=1.",
|
||||
"learning_effects": [
|
||||
"C12.EN01",
|
||||
"C12.EK01"
|
||||
]
|
||||
}
|
||||
},
|
||||
"educational_requirements": {
|
||||
"C12.WE01": {
|
||||
"text": "Obsługa MMIO i przerwania UART z jawnym rozdzieleniem bodźca testbench, stanu peryferium, kontrolera przerwań, ISR i normalnego kodu.",
|
||||
"label": "MMIO UART, external IRQ oraz jednokomórkowa skrzynka ISR do main",
|
||||
"learning_effects": [
|
||||
"C12.EN01",
|
||||
"C12.EK01"
|
||||
],
|
||||
"learning_tree": {
|
||||
"schema": "we-learning-tree.v1",
|
||||
"policy": "Najpierw przewidywanie, następnie wykonanie i odczyt dowodu.",
|
||||
"ogolne": [
|
||||
{
|
||||
"effect_ref": "C12.EN01",
|
||||
"display": "EN C12 01",
|
||||
"source": "LOCAL",
|
||||
"official": "C",
|
||||
"local": "01",
|
||||
"kind": "EN",
|
||||
"tree_id": "C12.WE01.OG.LOCAL.C.01",
|
||||
"text": "Uczeń rozpisuje cztery oddzielne etapy: stan FIFO, pending i enable, decyzję dispatchera oraz zmianę stanu aplikacji.",
|
||||
"kw": [
|
||||
{
|
||||
"criterion_ref": "C12.KW01",
|
||||
"display": "KW C12 01",
|
||||
"source": "LOCAL",
|
||||
"kind": "KW",
|
||||
"official": "C",
|
||||
"local": "01",
|
||||
"text": "Kod, przewidywanie i pomiar tworzą jeden dowód."
|
||||
}
|
||||
]
|
||||
}
|
||||
],
|
||||
"zawodowe": [
|
||||
{
|
||||
"effect_ref": "C12.EK01",
|
||||
"display": "EK C12 01",
|
||||
"source": "LOCAL",
|
||||
"official": "C",
|
||||
"local": "01",
|
||||
"kind": "EK",
|
||||
"tree_id": "C12.WE01.TECH.LOCAL.C.01",
|
||||
"text": "Uczeń uruchamia trzy obrazy RV32I, odczytuje status UART, numer IRQ, bajty i liczniki oraz wiąże je z listingiem i kodem wyjścia.",
|
||||
"kw": [
|
||||
{
|
||||
"criterion_ref": "C12.KW01",
|
||||
"display": "KW C12 01",
|
||||
"source": "LOCAL",
|
||||
"kind": "KW",
|
||||
"official": "C",
|
||||
"local": "01",
|
||||
"text": "Kod, przewidywanie i pomiar tworzą jeden dowód."
|
||||
}
|
||||
]
|
||||
}
|
||||
]
|
||||
}
|
||||
}
|
||||
},
|
||||
"sections": [
|
||||
{
|
||||
"title": "Polling pyta o stan w rytmie programu",
|
||||
"order": 10,
|
||||
"content_kind": "prose",
|
||||
"page_orientation": "portrait",
|
||||
"content_tex": "Rejestr \\texttt{STATUS.RX\\_AVAIL} opisuje niepusty RX FIFO, a odczyt \\texttt{DATA} usuwa jeden bajt. W Task01 przerwanie RX pozostaje wyłączone: program sam wykonuje kolejne odczyty statusu. Jest to poprawne dla prostego, krótkiego oczekiwania, lecz czas CPU zależy od częstotliwości odpytywania. Zapis \\texttt{TB\\_UART\\_TEST\\_RX='P'} jest bodźcem laboratoryjnym, nie częścią sterownika produkcyjnego.",
|
||||
"educational_requirement_refs": [
|
||||
"C12.WE01"
|
||||
],
|
||||
"learning_effect_refs": [
|
||||
"C12.EN01",
|
||||
"C12.EK01"
|
||||
],
|
||||
"assessment_criterion_refs": [
|
||||
"C12.KW01"
|
||||
]
|
||||
},
|
||||
{
|
||||
"title": "RX IRQ jest ścieżką pięciu stanów",
|
||||
"order": 20,
|
||||
"content_kind": "prose",
|
||||
"page_orientation": "portrait",
|
||||
"content_tex": "W Task02 bajt trafia do FIFO i model podnosi external IRQ 16 tylko wtedy, gdy \\texttt{CTRL.RX\\_IRQ\\_EN=1}. Kontroler Hazard3 próbkuje i udostępnia bieżący poziom pending; \\texttt{mstatus.MIE}, \\texttt{mie.MEIE} i enable linii decydują, czy rdzeń wejdzie do wektora. Dispatcher odczytuje \\texttt{meinext}, wybiera wpis 16 z tablicy i wykonuje \\texttt{jalr}. Odczyt DATA opróżnia FIFO, więc linia poziomowa i widoczny pending opadają; dopiero \\texttt{mret} wraca do normalnego kodu.",
|
||||
"educational_requirement_refs": [
|
||||
"C12.WE01"
|
||||
],
|
||||
"learning_effect_refs": [
|
||||
"C12.EN01",
|
||||
"C12.EK01"
|
||||
],
|
||||
"assessment_criterion_refs": [
|
||||
"C12.KW01"
|
||||
]
|
||||
},
|
||||
{
|
||||
"title": "ISR przekazuje minimum, main nadaje znaczenie",
|
||||
"order": 30,
|
||||
"content_kind": "prose",
|
||||
"page_orientation": "portrait",
|
||||
"content_tex": "Task03 nie analizuje komendy w ISR. Handler zawsze opróżnia DATA, a potem albo zapisuje bajt do jednej komórki, albo zwiększa licznik odrzuceń, gdy komórka jest pełna. Polityka \\texttt{drop-newest} jest celowo jawna i mierzalna. To nie jest kolejka ani synchronizacja RTOS: pojedyncze 32-bitowe obiekty \\texttt{volatile} i kontrolowana kolejność wystarczają wyłącznie dla tego jednego rdzenia i tego przykładu.",
|
||||
"educational_requirement_refs": [
|
||||
"C12.WE01"
|
||||
],
|
||||
"learning_effect_refs": [
|
||||
"C12.EN01",
|
||||
"C12.EK01"
|
||||
],
|
||||
"assessment_criterion_refs": [
|
||||
"C12.KW01"
|
||||
]
|
||||
},
|
||||
{
|
||||
"title": "Zadania — zachowane przykłady w profilu A1–A8",
|
||||
"order": 40,
|
||||
"content_kind": "tasks",
|
||||
"page_orientation": "portrait",
|
||||
"task_refs": [
|
||||
"task01",
|
||||
"task02",
|
||||
"task03"
|
||||
],
|
||||
"educational_requirement_refs": [
|
||||
"C12.WE01"
|
||||
],
|
||||
"learning_effect_refs": [
|
||||
"C12.EN01",
|
||||
"C12.EK01"
|
||||
],
|
||||
"assessment_criterion_refs": [
|
||||
"C12.KW01"
|
||||
]
|
||||
}
|
||||
],
|
||||
"tasks": {
|
||||
"task01": {
|
||||
"title": "Polling jednego bajtu",
|
||||
"uuid": "611a873f-8d37-5084-9ab6-1230e2505249",
|
||||
"prompt_tex": "Przewidź bity statusu przed i po odczycie P. Wskaż, która operacja tworzy bodziec testbench, która tylko obserwuje FIFO, a która usuwa bajt. Potwierdź także zapis T do rejestru TX.",
|
||||
"criterion": "Hazard3: status_before=0x3, rx_byte='P'=80, status_after=0x2, tx_byte='T'=84, osobna linia T w logu testbencha, pass=1 i kod wyjścia 0.",
|
||||
"conclusion_tex": "",
|
||||
"render_task_acceptance": false,
|
||||
"viewpoints": [
|
||||
{
|
||||
"id": "A1",
|
||||
"status": "enabled",
|
||||
"title": "CONTEXT — polling w granicy modelu",
|
||||
"content_tex": "Odpowiedzialność przykładu zaczyna się od kontrolowanego wstrzyknięcia P do RX FIFO i kończy na odczycie P oraz zapisie T do TX. Nie konfiguruje kontrolera przerwań. \\texttt{TEST\\_RX} należy wyłącznie do testbench; DATA, STATUS i CTRL modelują interfejs peryferium."
|
||||
},
|
||||
{
|
||||
"id": "A2",
|
||||
"status": "enabled",
|
||||
"title": "STRUCTURE — cztery rejestry i FIFO",
|
||||
"content_tex": "Pod bazą UART0 leżą DATA +0, STATUS +4, CTRL +8 i testowy \\texttt{TEST\\_RX} +12. FIFO nie jest bezpośrednio adresowalne: \\texttt{RX\\_AVAIL} mówi tylko, czy zawiera co najmniej jeden bajt, a DATA zwraca i usuwa element czołowy."
|
||||
},
|
||||
{
|
||||
"id": "A3",
|
||||
"status": "unavailable",
|
||||
"title": "DISPATCH",
|
||||
"reason": "RX IRQ pozostaje wyłączone, więc nie ma wejścia przez mtvec, wyboru ISR ani pośredniego jalr; wszystkie funkcje są wywołaniami bezpośrednimi normalnego kodu."
|
||||
},
|
||||
{
|
||||
"id": "A4",
|
||||
"status": "enabled",
|
||||
"title": "APPLICATION — przewidywanie bitów",
|
||||
"content_tex": "Bez klienta TCP status po wstrzyknięciu P ma wartość 0x3: \\texttt{RX\\_AVAIL} i \\texttt{TX\\_READY}. \\texttt{RX\\_IRQ} jest zerem, bo CTRL nie włącza źródła. Po odczycie DATA FIFO jest puste, więc zostaje 0x2. Znaki mają wartości P=80 i T=84."
|
||||
},
|
||||
{
|
||||
"id": "A5",
|
||||
"status": "enabled",
|
||||
"title": "FLOW — inject, status, data, status, tx",
|
||||
"content_tex": "Kolejność jest częścią dowodu: wyłącz IRQ, wstrzyknij P, odczytaj pierwszy status, odczytaj DATA, odczytaj drugi status, zapisz T. Zamiana DATA z pierwszym statusem zniszczyłaby obserwację \\texttt{RX\\_AVAIL=1}."
|
||||
},
|
||||
{
|
||||
"id": "A6",
|
||||
"status": "enabled",
|
||||
"title": "STATE — EMPTY do P do EMPTY",
|
||||
"content_tex": "RX FIFO przechodzi \\texttt{EMPTY -> ['P'] -> EMPTY}. Status jest funkcją tego stanu i nie przechowuje osobnej kopii flagi. Zapis TX jest widoczny jako T w logu testbencha; bez klienta TCP model nie zachowuje tego bajtu w kolejce sieciowej. Nie zmienia to stanu RX."
|
||||
},
|
||||
{
|
||||
"id": "A7",
|
||||
"status": "enabled",
|
||||
"title": "RUNTIME — adresy 0xc00002xx",
|
||||
"content_tex": "W listingu znajdź zapisy i odczyty pod bazą \\texttt{0xc0000200}. W checkpointcie globale mają wartości 3, 80, 2 i 84. Kod 0 pochodzi z pełnego gate, a nie z samego faktu, że program dotarł do \\texttt{\\_exit}."
|
||||
},
|
||||
{
|
||||
"id": "A8",
|
||||
"status": "enabled",
|
||||
"title": "PATTERNS — status-before-data",
|
||||
"content_tex": "Nazwany wzorzec polling RX brzmi: sprawdź availability, dopiero potem odczytaj destructive DATA. Jest prosty i deterministyczny, ale zużywa czas CPU, jeśli pętla oczekiwania nie ma ograniczenia ani innej pracy."
|
||||
}
|
||||
],
|
||||
"flow": [
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task01.a1",
|
||||
"title": "A1 CONTEXT · AKTYWNE — polling w granicy modelu",
|
||||
"content_tex": "\\textbf{Zachowany przykład:} \\nolinkurl{src/tasks/task01_uart_polling.c}.\\par Odpowiedzialność przykładu zaczyna się od kontrolowanego wstrzyknięcia P do RX FIFO i kończy na odczycie P oraz zapisie T do TX. Nie konfiguruje kontrolera przerwań. \\texttt{TEST\\_RX} należy wyłącznie do testbench; DATA, STATUS i CTRL modelują interfejs peryferium."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task01.a2",
|
||||
"title": "A2 STRUCTURE · AKTYWNE — cztery rejestry i FIFO",
|
||||
"content_tex": "Pod bazą UART0 leżą DATA +0, STATUS +4, CTRL +8 i testowy \\texttt{TEST\\_RX} +12. FIFO nie jest bezpośrednio adresowalne: \\texttt{RX\\_AVAIL} mówi tylko, czy zawiera co najmniej jeden bajt, a DATA zwraca i usuwa element czołowy."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task01.a3",
|
||||
"title": "A3 DISPATCH · N/D",
|
||||
"content_tex": "\\textbf{N/D.} RX IRQ pozostaje wyłączone, więc nie ma wejścia przez mtvec, wyboru ISR ani pośredniego jalr; wszystkie funkcje są wywołaniami bezpośrednimi normalnego kodu."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task01.a4",
|
||||
"title": "A4 APPLICATION · AKTYWNE — przewidywanie bitów",
|
||||
"content_tex": "Bez klienta TCP status po wstrzyknięciu P ma wartość 0x3: \\texttt{RX\\_AVAIL} i \\texttt{TX\\_READY}. \\texttt{RX\\_IRQ} jest zerem, bo CTRL nie włącza źródła. Po odczycie DATA FIFO jest puste, więc zostaje 0x2. Znaki mają wartości P=80 i T=84."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task01.a5",
|
||||
"title": "A5 FLOW · AKTYWNE — inject, status, data, status, tx",
|
||||
"content_tex": "Kolejność jest częścią dowodu: wyłącz IRQ, wstrzyknij P, odczytaj pierwszy status, odczytaj DATA, odczytaj drugi status, zapisz T. Zamiana DATA z pierwszym statusem zniszczyłaby obserwację \\texttt{RX\\_AVAIL=1}."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task01.a6",
|
||||
"title": "A6 STATE · AKTYWNE — EMPTY do P do EMPTY",
|
||||
"content_tex": "RX FIFO przechodzi \\texttt{EMPTY -> ['P'] -> EMPTY}. Status jest funkcją tego stanu i nie przechowuje osobnej kopii flagi. Zapis TX jest widoczny jako T w logu testbencha; bez klienta TCP model nie zachowuje tego bajtu w kolejce sieciowej. Nie zmienia to stanu RX."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task01.a7",
|
||||
"title": "A7 RUNTIME · AKTYWNE — adresy 0xc00002xx",
|
||||
"content_tex": "W listingu znajdź zapisy i odczyty pod bazą \\texttt{0xc0000200}. W checkpointcie globale mają wartości 3, 80, 2 i 84. Kod 0 pochodzi z pełnego gate, a nie z samego faktu, że program dotarł do \\texttt{\\_exit}."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task01.a8",
|
||||
"title": "A8 PATTERNS · AKTYWNE — status-before-data",
|
||||
"content_tex": "Nazwany wzorzec polling RX brzmi: sprawdź availability, dopiero potem odczytaj destructive DATA. Jest prosty i deterministyczny, ale zużywa czas CPU, jeśli pętla oczekiwania nie ma ograniczenia ani innej pracy."
|
||||
},
|
||||
{
|
||||
"kind": "exercise",
|
||||
"id": "task01.proof",
|
||||
"title": "Przewidywanie → wykonanie → wniosek",
|
||||
"prompt_tex": "Przewidź bity statusu przed i po odczycie P. Wskaż, która operacja tworzy bodziec testbench, która tylko obserwuje FIFO, a która usuwa bajt. Potwierdź także zapis T do rejestru TX.",
|
||||
"evidence_tex": "Tabela bitów STATUS przed i po DATA, odczyt globali Task01, wskazanie transakcji MMIO w listingu RV32I oraz kod wyjścia Hazard3.",
|
||||
"criterion": "Hazard3: status_before=0x3, rx_byte='P'=80, status_after=0x2, tx_byte='T'=84, osobna linia T w logu testbencha, pass=1 i kod wyjścia 0."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task01.worksheet",
|
||||
"title": "TASK01 · Zapis dowodu ucznia",
|
||||
"content_tex": "\\textbf{1. Przewidywanie przed uruchomieniem}\\par\\noindent\\dotfill\\par\\noindent\\dotfill\\par\\textbf{2. Status i bajt w modelu UART}\\par\\noindent\\dotfill\\par\\noindent\\dotfill\\par\\textbf{3. Transakcje MMIO RV32I i kod wyjścia}\\par\\noindent\\dotfill\\par\\noindent\\dotfill\\par\\textbf{4. Wniosek: reguła języka lub kontrakt targetu potwierdzony przez pomiar}\\par\\noindent\\dotfill\\par\\noindent\\dotfill"
|
||||
}
|
||||
],
|
||||
"educational_requirement_refs": [
|
||||
"C12.WE01"
|
||||
],
|
||||
"learning_effect_refs": [
|
||||
"C12.EN01",
|
||||
"C12.EK01"
|
||||
],
|
||||
"assessment_criterion_ref": "C12.KW01"
|
||||
},
|
||||
"task02": {
|
||||
"title": "Odbiór R przez external IRQ 16",
|
||||
"uuid": "1cd0396c-3eea-5a66-92a9-48439de20b15",
|
||||
"prompt_tex": "Rozpisz osobno bity CTRL, pending linii 16, mstatus.MIE, mie.MEIE i enable kontrolera. Przewidź stan przed globalnym enable, numer wybrany przez meinext oraz czynność, która usuwa źródło poziomowe.",
|
||||
"criterion": "Hazard3: pending_before_enable=1; jeden handler IRQ 16 widzi status 0x13 i byte='R'=82; po odczycie DATA pending_after=0, pass=1 i kod 0.",
|
||||
"conclusion_tex": "",
|
||||
"render_task_acceptance": false,
|
||||
"viewpoints": [
|
||||
{
|
||||
"id": "A1",
|
||||
"status": "enabled",
|
||||
"title": "CONTEXT — pięć granic odpowiedzialności",
|
||||
"content_tex": "\\texttt{TEST\\_RX} tworzy bodziec, UART utrzymuje FIFO i linię 16, kontroler Hazard3 utrzymuje pending/priority/enable, dispatcher wybiera wpis, a ISR odczytuje DATA. Normalny kod tylko konfiguruje, włącza globalny bit, czeka i ocenia dowód."
|
||||
},
|
||||
{
|
||||
"id": "A2",
|
||||
"status": "enabled",
|
||||
"title": "STRUCTURE — stan peryferium, CSR i tabela",
|
||||
"content_tex": "Stan obejmuje \\texttt{CTRL.RX\\_IRQ\\_EN}, niepusty FIFO, pending linii 16, tablicę \\texttt{\\_external\\_irq\\_table[16]}, priorytet, \\texttt{mie.MEIE} i \\texttt{mstatus.MIE}. Żaden pojedynczy bit nie wystarcza do wejścia w ISR."
|
||||
},
|
||||
{
|
||||
"id": "A3",
|
||||
"status": "enabled",
|
||||
"title": "DISPATCH — meinext do wpisu 16",
|
||||
"content_tex": "Wektor machine external IRQ wchodzi do \\texttt{isr\\_external\\_irq}. Odczyt \\texttt{meinext} zwraca gotowy offset tablicy — numer linii 16 przesunięty o dwa bity. Dispatcher dodaje go do bazy \\texttt{\\_external\\_irq\\_table} i wykonuje \\texttt{jalr} do \\texttt{task02\\_uart\\_handler}. To jest rzeczywisty wybór wykonawcy, nie zwykłe statyczne wywołanie."
|
||||
},
|
||||
{
|
||||
"id": "A4",
|
||||
"status": "enabled",
|
||||
"title": "APPLICATION — R i status 0x13",
|
||||
"content_tex": "Przed globalnym enable pending ma być 1, lecz licznik handlera nadal 0. Po enable ISR ma zobaczyć \\texttt{RX\\_AVAIL}, \\texttt{TX\\_READY} i \\texttt{RX\\_IRQ}, czyli 0x13, odczytać R=82 i opublikować numer 16."
|
||||
},
|
||||
{
|
||||
"id": "A5",
|
||||
"status": "enabled",
|
||||
"title": "FLOW — konfiguracja przed globalnym enable",
|
||||
"content_tex": "Najpierw MIE jest wyzerowane, potem ustawiane są handler, priorytet, enable linii, MEIE i CTRL. Dopiero po wstrzyknięciu R i zmierzeniu pending program ustawia MIE. ISR czyta DATA, dispatcher odtwarza kontekst i wykonuje mret."
|
||||
},
|
||||
{
|
||||
"id": "A6",
|
||||
"status": "enabled",
|
||||
"title": "STATE — PENDING, ACTIVE, DRAINED",
|
||||
"content_tex": "Po bodźcu stan jest PENDING: FIFO zawiera R, linia 16 jest aktywna, lecz globalny gate blokuje wejście. Po MIE przechodzi do ACTIVE. Odczyt DATA tworzy DRAINED: FIFO pusty, linia i pending opadają, a licznik wynosi 1."
|
||||
},
|
||||
{
|
||||
"id": "A7",
|
||||
"status": "enabled",
|
||||
"title": "RUNTIME — mcause 0x8000000b i meinext 16",
|
||||
"content_tex": "Wejście sprzętowe ma machine external interrupt cause 11, czyli \\texttt{mcause=0x8000000b}; konkretną linię 16 wybiera dopiero kontroler przez meinext. Listing ma zawierać zapis tablicy, operacje CSR, pośredni jalr i mret."
|
||||
},
|
||||
{
|
||||
"id": "A8",
|
||||
"status": "enabled",
|
||||
"title": "PATTERNS — drain level-triggered source",
|
||||
"content_tex": "Dla źródła poziomowego ISR musi usunąć warunek w peryferium, tutaj opróżnić DATA. Samo wejście do handlera nie jest acknowledge. Gdyby FIFO pozostał niepusty, linia byłaby nadal aktywna i przerwanie wróciłoby po mret."
|
||||
}
|
||||
],
|
||||
"flow": [
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task02.a1",
|
||||
"title": "A1 CONTEXT · AKTYWNE — pięć granic odpowiedzialności",
|
||||
"content_tex": "\\textbf{Zachowany przykład:} \\nolinkurl{src/tasks/task02_uart_rx_interrupt.c}.\\par \\texttt{TEST\\_RX} tworzy bodziec, UART utrzymuje FIFO i linię 16, kontroler Hazard3 utrzymuje pending/priority/enable, dispatcher wybiera wpis, a ISR odczytuje DATA. Normalny kod tylko konfiguruje, włącza globalny bit, czeka i ocenia dowód."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task02.a2",
|
||||
"title": "A2 STRUCTURE · AKTYWNE — stan peryferium, CSR i tabela",
|
||||
"content_tex": "Stan obejmuje \\texttt{CTRL.RX\\_IRQ\\_EN}, niepusty FIFO, pending linii 16, tablicę \\texttt{\\_external\\_irq\\_table[16]}, priorytet, \\texttt{mie.MEIE} i \\texttt{mstatus.MIE}. Żaden pojedynczy bit nie wystarcza do wejścia w ISR."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task02.a3",
|
||||
"title": "A3 DISPATCH · AKTYWNE — meinext do wpisu 16",
|
||||
"content_tex": "Wektor machine external IRQ wchodzi do \\texttt{isr\\_external\\_irq}. Odczyt \\texttt{meinext} zwraca gotowy offset tablicy — numer linii 16 przesunięty o dwa bity. Dispatcher dodaje go do bazy \\texttt{\\_external\\_irq\\_table} i wykonuje \\texttt{jalr} do \\texttt{task02\\_uart\\_handler}. To jest rzeczywisty wybór wykonawcy, nie zwykłe statyczne wywołanie."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task02.a4",
|
||||
"title": "A4 APPLICATION · AKTYWNE — R i status 0x13",
|
||||
"content_tex": "Przed globalnym enable pending ma być 1, lecz licznik handlera nadal 0. Po enable ISR ma zobaczyć \\texttt{RX\\_AVAIL}, \\texttt{TX\\_READY} i \\texttt{RX\\_IRQ}, czyli 0x13, odczytać R=82 i opublikować numer 16."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task02.a5",
|
||||
"title": "A5 FLOW · AKTYWNE — konfiguracja przed globalnym enable",
|
||||
"content_tex": "Najpierw MIE jest wyzerowane, potem ustawiane są handler, priorytet, enable linii, MEIE i CTRL. Dopiero po wstrzyknięciu R i zmierzeniu pending program ustawia MIE. ISR czyta DATA, dispatcher odtwarza kontekst i wykonuje mret."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task02.a6",
|
||||
"title": "A6 STATE · AKTYWNE — PENDING, ACTIVE, DRAINED",
|
||||
"content_tex": "Po bodźcu stan jest PENDING: FIFO zawiera R, linia 16 jest aktywna, lecz globalny gate blokuje wejście. Po MIE przechodzi do ACTIVE. Odczyt DATA tworzy DRAINED: FIFO pusty, linia i pending opadają, a licznik wynosi 1."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task02.a7",
|
||||
"title": "A7 RUNTIME · AKTYWNE — mcause 0x8000000b i meinext 16",
|
||||
"content_tex": "Wejście sprzętowe ma machine external interrupt cause 11, czyli \\texttt{mcause=0x8000000b}; konkretną linię 16 wybiera dopiero kontroler przez meinext. Listing ma zawierać zapis tablicy, operacje CSR, pośredni jalr i mret."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task02.a8",
|
||||
"title": "A8 PATTERNS · AKTYWNE — drain level-triggered source",
|
||||
"content_tex": "Dla źródła poziomowego ISR musi usunąć warunek w peryferium, tutaj opróżnić DATA. Samo wejście do handlera nie jest acknowledge. Gdyby FIFO pozostał niepusty, linia byłaby nadal aktywna i przerwanie wróciłoby po mret."
|
||||
},
|
||||
{
|
||||
"kind": "exercise",
|
||||
"id": "task02.proof",
|
||||
"title": "Przewidywanie → wykonanie → wniosek",
|
||||
"prompt_tex": "Rozpisz osobno bity CTRL, pending linii 16, mstatus.MIE, mie.MEIE i enable kontrolera. Przewidź stan przed globalnym enable, numer wybrany przez meinext oraz czynność, która usuwa źródło poziomowe.",
|
||||
"evidence_tex": "Ślad źródło→pending→enable→dispatcher→ISR→resume, wartości globali w checkpointcie, fragment \\texttt{jalr} z \\texttt{irq\\_dispatch.S} i kod wyjścia Hazard3.",
|
||||
"criterion": "Hazard3: pending_before_enable=1; jeden handler IRQ 16 widzi status 0x13 i byte='R'=82; po odczycie DATA pending_after=0, pass=1 i kod 0."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task02.worksheet",
|
||||
"title": "TASK02 · Zapis dowodu ucznia",
|
||||
"content_tex": "\\textbf{1. Przewidywanie przed uruchomieniem}\\par\\noindent\\dotfill\\par\\noindent\\dotfill\\par\\textbf{2. Macierz pending i enable przed ISR}\\par\\noindent\\dotfill\\par\\noindent\\dotfill\\par\\textbf{3. Numer IRQ, status, bajt i powrót mret}\\par\\noindent\\dotfill\\par\\noindent\\dotfill\\par\\textbf{4. Wniosek: reguła języka lub kontrakt targetu potwierdzony przez pomiar}\\par\\noindent\\dotfill\\par\\noindent\\dotfill"
|
||||
}
|
||||
],
|
||||
"educational_requirement_refs": [
|
||||
"C12.WE01"
|
||||
],
|
||||
"learning_effect_refs": [
|
||||
"C12.EN01",
|
||||
"C12.EK01"
|
||||
],
|
||||
"assessment_criterion_ref": "C12.KW01"
|
||||
},
|
||||
"task03": {
|
||||
"title": "Jednokomórkowa skrzynka drop-newest",
|
||||
"uuid": "c60d485a-0e23-522a-a06a-78c86be36f76",
|
||||
"prompt_tex": "Prześledź A, B i C. Dla każdego bajtu zapisz stan FIFO, \\texttt{mailbox\\_full}, decyzję ISR i późniejszy odczyt main. Wyjaśnij, dlaczego B jest odrzucone, a mimo to DATA musi zostać odczytane.",
|
||||
"criterion": "Hazard3: irq_count=3, accepted=2, dropped=1, first_consumed='A'=65, second_consumed='C'=67, mailbox_full=0, pass=1 i kod 0.",
|
||||
"conclusion_tex": "",
|
||||
"render_task_acceptance": false,
|
||||
"viewpoints": [
|
||||
{
|
||||
"id": "A1",
|
||||
"status": "enabled",
|
||||
"title": "CONTEXT — ISR transportuje, main konsumuje",
|
||||
"content_tex": "Handler odpowiada za szybkie opróżnienie DATA i próbę publikacji jednego bajtu. Nie interpretuje komendy. Main odpowiada za konsumpcję. Gdy skrzynka jest pełna, kontrakt jawnie odrzuca najnowszy bajt i liczy stratę."
|
||||
},
|
||||
{
|
||||
"id": "A2",
|
||||
"status": "enabled",
|
||||
"title": "STRUCTURE — payload, flaga i telemetria",
|
||||
"content_tex": "Skrzynkę tworzą \\texttt{mailbox\\_byte} i \\texttt{mailbox\\_full}. Osobne liczniki irq, accepted i dropped nie sterują algorytmem; są telemetrią dowodu. Każdy obiekt ma szerokość 32 bitów i jest volatile w tym jednordzeniowym kontrakcie bare-metal."
|
||||
},
|
||||
{
|
||||
"id": "A3",
|
||||
"status": "enabled",
|
||||
"title": "DISPATCH — ten sam IRQ, inny odbiorca",
|
||||
"content_tex": "Linia 16 przechodzi przez ten sam dispatcher co Task02, lecz wpis tablicy wskazuje \\texttt{task03\\_uart\\_handler}. Dynamiczny wybór kończy się pośrednim jalr; decyzja accepted/drop odbywa się dopiero wewnątrz handlera na podstawie danych."
|
||||
},
|
||||
{
|
||||
"id": "A4",
|
||||
"status": "enabled",
|
||||
"title": "APPLICATION — A przyjęte, B odrzucone, C przyjęte",
|
||||
"content_tex": "Po A skrzynka jest pełna i accepted=1. B wywołuje drugie IRQ, DATA zostaje opróżnione, lecz payload A pozostaje, a dropped rośnie do 1. Main pobiera A. Po C pusta skrzynka znów przyjmuje dane; main pobiera C."
|
||||
},
|
||||
{
|
||||
"id": "A5",
|
||||
"status": "enabled",
|
||||
"title": "FLOW — drain przed decyzją publish/drop",
|
||||
"content_tex": "ISR najpierw odczytuje DATA, dzięki czemu usuwa źródło poziomowe niezależnie od stanu skrzynki. Następnie zwiększa \\texttt{irq\\_count} i wybiera publikację albo drop. Main czeka na konkretną liczbę obsług, a nie na sam upływ pętli."
|
||||
},
|
||||
{
|
||||
"id": "A6",
|
||||
"status": "enabled",
|
||||
"title": "STATE — EMPTY, FULL(A), FULL(A), EMPTY, FULL(C), EMPTY",
|
||||
"content_tex": "Pełny ślad skrzynki to \\texttt{EMPTY -> FULL(A) -> FULL(A) -> EMPTY -> FULL(C) -> EMPTY}. Drugie przejście nie zmienia payloadu, ale zmienia licznik dropped; dlatego stan domenowy i telemetria muszą być czytane razem."
|
||||
},
|
||||
{
|
||||
"id": "A7",
|
||||
"status": "enabled",
|
||||
"title": "RUNTIME — trzy wejścia i trzy mret",
|
||||
"content_tex": "Checkpoint ma pokazać irq=3, accepted=2, dropped=1, 65, 67 i full=0. W listingu wskaż trzy klasy operacji: MMIO DATA, zapisy globali przez ISR oraz odtworzenie kontekstu i mret w dispatcherze."
|
||||
},
|
||||
{
|
||||
"id": "A8",
|
||||
"status": "enabled",
|
||||
"title": "PATTERNS — bounded mailbox z jawną utratą",
|
||||
"content_tex": "Jednokomórkowa skrzynka ogranicza czas i pamięć ISR. Jej ważną częścią jest polityka przeciążenia i licznik strat. Nie należy nazywać jej kolejką; nie zachowuje serii zdarzeń i nie zastępuje synchronizacji wielordzeniowej ani RTOS."
|
||||
}
|
||||
],
|
||||
"flow": [
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task03.a1",
|
||||
"title": "A1 CONTEXT · AKTYWNE — ISR transportuje, main konsumuje",
|
||||
"content_tex": "\\textbf{Zachowany przykład:} \\nolinkurl{src/tasks/task03_uart_mailbox.c}.\\par Handler odpowiada za szybkie opróżnienie DATA i próbę publikacji jednego bajtu. Nie interpretuje komendy. Main odpowiada za konsumpcję. Gdy skrzynka jest pełna, kontrakt jawnie odrzuca najnowszy bajt i liczy stratę."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task03.a2",
|
||||
"title": "A2 STRUCTURE · AKTYWNE — payload, flaga i telemetria",
|
||||
"content_tex": "Skrzynkę tworzą \\texttt{mailbox\\_byte} i \\texttt{mailbox\\_full}. Osobne liczniki irq, accepted i dropped nie sterują algorytmem; są telemetrią dowodu. Każdy obiekt ma szerokość 32 bitów i jest volatile w tym jednordzeniowym kontrakcie bare-metal."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task03.a3",
|
||||
"title": "A3 DISPATCH · AKTYWNE — ten sam IRQ, inny odbiorca",
|
||||
"content_tex": "Linia 16 przechodzi przez ten sam dispatcher co Task02, lecz wpis tablicy wskazuje \\texttt{task03\\_uart\\_handler}. Dynamiczny wybór kończy się pośrednim jalr; decyzja accepted/drop odbywa się dopiero wewnątrz handlera na podstawie danych."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task03.a4",
|
||||
"title": "A4 APPLICATION · AKTYWNE — A przyjęte, B odrzucone, C przyjęte",
|
||||
"content_tex": "Po A skrzynka jest pełna i accepted=1. B wywołuje drugie IRQ, DATA zostaje opróżnione, lecz payload A pozostaje, a dropped rośnie do 1. Main pobiera A. Po C pusta skrzynka znów przyjmuje dane; main pobiera C."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task03.a5",
|
||||
"title": "A5 FLOW · AKTYWNE — drain przed decyzją publish/drop",
|
||||
"content_tex": "ISR najpierw odczytuje DATA, dzięki czemu usuwa źródło poziomowe niezależnie od stanu skrzynki. Następnie zwiększa \\texttt{irq\\_count} i wybiera publikację albo drop. Main czeka na konkretną liczbę obsług, a nie na sam upływ pętli."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task03.a6",
|
||||
"title": "A6 STATE · AKTYWNE — EMPTY, FULL(A), FULL(A), EMPTY, FULL(C), EMPTY",
|
||||
"content_tex": "Pełny ślad skrzynki to \\texttt{EMPTY -> FULL(A) -> FULL(A) -> EMPTY -> FULL(C) -> EMPTY}. Drugie przejście nie zmienia payloadu, ale zmienia licznik dropped; dlatego stan domenowy i telemetria muszą być czytane razem."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task03.a7",
|
||||
"title": "A7 RUNTIME · AKTYWNE — trzy wejścia i trzy mret",
|
||||
"content_tex": "Checkpoint ma pokazać irq=3, accepted=2, dropped=1, 65, 67 i full=0. W listingu wskaż trzy klasy operacji: MMIO DATA, zapisy globali przez ISR oraz odtworzenie kontekstu i mret w dispatcherze."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task03.a8",
|
||||
"title": "A8 PATTERNS · AKTYWNE — bounded mailbox z jawną utratą",
|
||||
"content_tex": "Jednokomórkowa skrzynka ogranicza czas i pamięć ISR. Jej ważną częścią jest polityka przeciążenia i licznik strat. Nie należy nazywać jej kolejką; nie zachowuje serii zdarzeń i nie zastępuje synchronizacji wielordzeniowej ani RTOS."
|
||||
},
|
||||
{
|
||||
"kind": "exercise",
|
||||
"id": "task03.proof",
|
||||
"title": "Przewidywanie → wykonanie → wniosek",
|
||||
"prompt_tex": "Prześledź A, B i C. Dla każdego bajtu zapisz stan FIFO, \\texttt{mailbox\\_full}, decyzję ISR i późniejszy odczyt main. Wyjaśnij, dlaczego B jest odrzucone, a mimo to DATA musi zostać odczytane.",
|
||||
"evidence_tex": "Tabela trzech zdarzeń A/B/C, liczniki ISR, dwie wartości odebrane przez main, stan końcowy skrzynki oraz kod wyjścia Hazard3.",
|
||||
"criterion": "Hazard3: irq_count=3, accepted=2, dropped=1, first_consumed='A'=65, second_consumed='C'=67, mailbox_full=0, pass=1 i kod 0."
|
||||
},
|
||||
{
|
||||
"kind": "block",
|
||||
"id": "task03.worksheet",
|
||||
"title": "TASK03 · Zapis dowodu ucznia",
|
||||
"content_tex": "\\textbf{1. Przewidywanie przed uruchomieniem}\\par\\noindent\\dotfill\\par\\noindent\\dotfill\\par\\textbf{2. Ślad ISR dla A, B i C}\\par\\noindent\\dotfill\\par\\noindent\\dotfill\\par\\textbf{3. Konsumpcja main, liczniki i kod wyjścia}\\par\\noindent\\dotfill\\par\\noindent\\dotfill\\par\\textbf{4. Wniosek: reguła języka lub kontrakt targetu potwierdzony przez pomiar}\\par\\noindent\\dotfill\\par\\noindent\\dotfill"
|
||||
}
|
||||
],
|
||||
"educational_requirement_refs": [
|
||||
"C12.WE01"
|
||||
],
|
||||
"learning_effect_refs": [
|
||||
"C12.EN01",
|
||||
"C12.EK01"
|
||||
],
|
||||
"assessment_criterion_ref": "C12.KW01"
|
||||
}
|
||||
},
|
||||
"tasks_order": [
|
||||
"task01",
|
||||
"task02",
|
||||
"task03"
|
||||
]
|
||||
}
|
||||
@@ -0,0 +1,229 @@
|
||||
{
|
||||
"card": {
|
||||
"number": "12",
|
||||
"slug": "uart-polling-interrupts",
|
||||
"title": "UART — polling i przerwania RX",
|
||||
"topic": "MMIO UART, external IRQ oraz jednokomórkowa skrzynka ISR do main",
|
||||
"status": "Gotowa",
|
||||
"version": "v00.01",
|
||||
"revision_date": "2026-07-20T00:00:00+02:00"
|
||||
},
|
||||
"scope_headers": ["Typ", "Task", "Idea", "Waga"],
|
||||
"front": {
|
||||
"goal": "Uczeń odróżnia polling rejestru statusu od odbioru sterowanego zdarzeniem. Dla ścieżki przerwania wskazuje osobno: bajt w RX FIFO, stan linii external IRQ 16, selekcję przez kontroler Hazard3, wywołanie ISR i efekt konsumowany później przez main.",
|
||||
"scope": "Karta korzysta z laboratoryjnego modelu UART Hazard3. Rejestr \\texttt{TB\\_UART\\_TEST\\_RX} jest wyłącznie kontrolowanym bodźcem testbench; nie występuje w produkcyjnym UART ani na RP2350. Po wstrzyknięciu bajtu Task02 i Task03 przechodzą jednak przez rzeczywisty kontroler external IRQ, \\texttt{mtvec}, dispatcher i \\texttt{mret} modelowanego rdzenia."
|
||||
},
|
||||
"learning": {
|
||||
"reasoning_label": "Źródło to nie handler",
|
||||
"reasoning": "Uczeń rozpisuje cztery oddzielne etapy: stan FIFO, pending i enable, decyzję dispatchera oraz zmianę stanu aplikacji.",
|
||||
"practice_label": "Dowód na Hazard3",
|
||||
"practice": "Uczeń uruchamia trzy obrazy RV32I, odczytuje status UART, numer IRQ, bajty i liczniki oraz wiąże je z listingiem i kodem wyjścia.",
|
||||
"criterion": "Wszystkie trzy programy kończą się kodem 0 w Hazard3. Task01 odczytuje P przez polling: status 0x3 przed i 0x2 po odczycie. Task02 przed globalnym enable widzi pending=1, handler numeru 16 odczytuje R przy statusie 0x13, a po obsłudze pending=0. Task03 obsługuje trzy IRQ, przyjmuje A i C, odrzuca B zgodnie z drop-newest i kończy z accepted=2, dropped=1.",
|
||||
"requirement": "Obsługa MMIO i przerwania UART z jawnym rozdzieleniem bodźca testbench, stanu peryferium, kontrolera przerwań, ISR i normalnego kodu."
|
||||
},
|
||||
"sections": [
|
||||
{
|
||||
"title": "Polling pyta o stan w rytmie programu",
|
||||
"content_tex": "Rejestr \\texttt{STATUS.RX\\_AVAIL} opisuje niepusty RX FIFO, a odczyt \\texttt{DATA} usuwa jeden bajt. W Task01 przerwanie RX pozostaje wyłączone: program sam wykonuje kolejne odczyty statusu. Jest to poprawne dla prostego, krótkiego oczekiwania, lecz czas CPU zależy od częstotliwości odpytywania. Zapis \\texttt{TB\\_UART\\_TEST\\_RX='P'} jest bodźcem laboratoryjnym, nie częścią sterownika produkcyjnego."
|
||||
},
|
||||
{
|
||||
"title": "RX IRQ jest ścieżką pięciu stanów",
|
||||
"content_tex": "W Task02 bajt trafia do FIFO i model podnosi external IRQ 16 tylko wtedy, gdy \\texttt{CTRL.RX\\_IRQ\\_EN=1}. Kontroler Hazard3 próbkuje i udostępnia bieżący poziom pending; \\texttt{mstatus.MIE}, \\texttt{mie.MEIE} i enable linii decydują, czy rdzeń wejdzie do wektora. Dispatcher odczytuje \\texttt{meinext}, wybiera wpis 16 z tablicy i wykonuje \\texttt{jalr}. Odczyt DATA opróżnia FIFO, więc linia poziomowa i widoczny pending opadają; dopiero \\texttt{mret} wraca do normalnego kodu."
|
||||
},
|
||||
{
|
||||
"title": "ISR przekazuje minimum, main nadaje znaczenie",
|
||||
"content_tex": "Task03 nie analizuje komendy w ISR. Handler zawsze opróżnia DATA, a potem albo zapisuje bajt do jednej komórki, albo zwiększa licznik odrzuceń, gdy komórka jest pełna. Polityka \\texttt{drop-newest} jest celowo jawna i mierzalna. To nie jest kolejka ani synchronizacja RTOS: pojedyncze 32-bitowe obiekty \\texttt{volatile} i kontrolowana kolejność wystarczają wyłącznie dla tego jednego rdzenia i tego przykładu."
|
||||
}
|
||||
],
|
||||
"tasks": [
|
||||
{
|
||||
"id": "task01",
|
||||
"chapter": "MMIO",
|
||||
"title": "Polling jednego bajtu",
|
||||
"idea_tex": "STATUS, DATA i kontrolowany RX stimulus",
|
||||
"priority": "kluczowe",
|
||||
"key": true,
|
||||
"prompt_tex": "Przewidź bity statusu przed i po odczycie P. Wskaż, która operacja tworzy bodziec testbench, która tylko obserwuje FIFO, a która usuwa bajt. Potwierdź także zapis T do rejestru TX.",
|
||||
"criterion": "Hazard3: status_before=0x3, rx_byte='P'=80, status_after=0x2, tx_byte='T'=84, osobna linia T w logu testbencha, pass=1 i kod wyjścia 0.",
|
||||
"evidence_tex": "Tabela bitów STATUS przed i po DATA, odczyt globali Task01, wskazanie transakcji MMIO w listingu RV32I oraz kod wyjścia Hazard3.",
|
||||
"worksheet_step2": "Status i bajt w modelu UART",
|
||||
"worksheet_step3": "Transakcje MMIO RV32I i kod wyjścia",
|
||||
"viewpoints": [
|
||||
{
|
||||
"id": "A1",
|
||||
"status": "enabled",
|
||||
"title": "CONTEXT — polling w granicy modelu",
|
||||
"content_tex": "Odpowiedzialność przykładu zaczyna się od kontrolowanego wstrzyknięcia P do RX FIFO i kończy na odczycie P oraz zapisie T do TX. Nie konfiguruje kontrolera przerwań. \\texttt{TEST\\_RX} należy wyłącznie do testbench; DATA, STATUS i CTRL modelują interfejs peryferium."
|
||||
},
|
||||
{
|
||||
"id": "A2",
|
||||
"status": "enabled",
|
||||
"title": "STRUCTURE — cztery rejestry i FIFO",
|
||||
"content_tex": "Pod bazą UART0 leżą DATA +0, STATUS +4, CTRL +8 i testowy \\texttt{TEST\\_RX} +12. FIFO nie jest bezpośrednio adresowalne: \\texttt{RX\\_AVAIL} mówi tylko, czy zawiera co najmniej jeden bajt, a DATA zwraca i usuwa element czołowy."
|
||||
},
|
||||
{
|
||||
"id": "A3",
|
||||
"status": "unavailable",
|
||||
"title": "DISPATCH",
|
||||
"reason": "RX IRQ pozostaje wyłączone, więc nie ma wejścia przez mtvec, wyboru ISR ani pośredniego jalr; wszystkie funkcje są wywołaniami bezpośrednimi normalnego kodu."
|
||||
},
|
||||
{
|
||||
"id": "A4",
|
||||
"status": "enabled",
|
||||
"title": "APPLICATION — przewidywanie bitów",
|
||||
"content_tex": "Bez klienta TCP status po wstrzyknięciu P ma wartość 0x3: \\texttt{RX\\_AVAIL} i \\texttt{TX\\_READY}. \\texttt{RX\\_IRQ} jest zerem, bo CTRL nie włącza źródła. Po odczycie DATA FIFO jest puste, więc zostaje 0x2. Znaki mają wartości P=80 i T=84."
|
||||
},
|
||||
{
|
||||
"id": "A5",
|
||||
"status": "enabled",
|
||||
"title": "FLOW — inject, status, data, status, tx",
|
||||
"content_tex": "Kolejność jest częścią dowodu: wyłącz IRQ, wstrzyknij P, odczytaj pierwszy status, odczytaj DATA, odczytaj drugi status, zapisz T. Zamiana DATA z pierwszym statusem zniszczyłaby obserwację \\texttt{RX\\_AVAIL=1}."
|
||||
},
|
||||
{
|
||||
"id": "A6",
|
||||
"status": "enabled",
|
||||
"title": "STATE — EMPTY do P do EMPTY",
|
||||
"content_tex": "RX FIFO przechodzi \\texttt{EMPTY -> ['P'] -> EMPTY}. Status jest funkcją tego stanu i nie przechowuje osobnej kopii flagi. Zapis TX jest widoczny jako T w logu testbencha; bez klienta TCP model nie zachowuje tego bajtu w kolejce sieciowej. Nie zmienia to stanu RX."
|
||||
},
|
||||
{
|
||||
"id": "A7",
|
||||
"status": "enabled",
|
||||
"title": "RUNTIME — adresy 0xc00002xx",
|
||||
"content_tex": "W listingu znajdź zapisy i odczyty pod bazą \\texttt{0xc0000200}. W checkpointcie globale mają wartości 3, 80, 2 i 84. Kod 0 pochodzi z pełnego gate, a nie z samego faktu, że program dotarł do \\texttt{\\_exit}."
|
||||
},
|
||||
{
|
||||
"id": "A8",
|
||||
"status": "enabled",
|
||||
"title": "PATTERNS — status-before-data",
|
||||
"content_tex": "Nazwany wzorzec polling RX brzmi: sprawdź availability, dopiero potem odczytaj destructive DATA. Jest prosty i deterministyczny, ale zużywa czas CPU, jeśli pętla oczekiwania nie ma ograniczenia ani innej pracy."
|
||||
}
|
||||
]
|
||||
},
|
||||
{
|
||||
"id": "task02",
|
||||
"chapter": "IRQ",
|
||||
"title": "Odbiór R przez external IRQ 16",
|
||||
"idea_tex": "FIFO, pending, enable, dispatcher i mret",
|
||||
"priority": "kluczowe",
|
||||
"key": true,
|
||||
"prompt_tex": "Rozpisz osobno bity CTRL, pending linii 16, mstatus.MIE, mie.MEIE i enable kontrolera. Przewidź stan przed globalnym enable, numer wybrany przez meinext oraz czynność, która usuwa źródło poziomowe.",
|
||||
"criterion": "Hazard3: pending_before_enable=1; jeden handler IRQ 16 widzi status 0x13 i byte='R'=82; po odczycie DATA pending_after=0, pass=1 i kod 0.",
|
||||
"evidence_tex": "Ślad źródło→pending→enable→dispatcher→ISR→resume, wartości globali w checkpointcie, fragment \\texttt{jalr} z \\texttt{irq\\_dispatch.S} i kod wyjścia Hazard3.",
|
||||
"worksheet_step2": "Macierz pending i enable przed ISR",
|
||||
"worksheet_step3": "Numer IRQ, status, bajt i powrót mret",
|
||||
"viewpoints": [
|
||||
{
|
||||
"id": "A1",
|
||||
"status": "enabled",
|
||||
"title": "CONTEXT — pięć granic odpowiedzialności",
|
||||
"content_tex": "\\texttt{TEST\\_RX} tworzy bodziec, UART utrzymuje FIFO i linię 16, kontroler Hazard3 utrzymuje pending/priority/enable, dispatcher wybiera wpis, a ISR odczytuje DATA. Normalny kod tylko konfiguruje, włącza globalny bit, czeka i ocenia dowód."
|
||||
},
|
||||
{
|
||||
"id": "A2",
|
||||
"status": "enabled",
|
||||
"title": "STRUCTURE — stan peryferium, CSR i tabela",
|
||||
"content_tex": "Stan obejmuje \\texttt{CTRL.RX\\_IRQ\\_EN}, niepusty FIFO, pending linii 16, tablicę \\texttt{\\_external\\_irq\\_table[16]}, priorytet, \\texttt{mie.MEIE} i \\texttt{mstatus.MIE}. Żaden pojedynczy bit nie wystarcza do wejścia w ISR."
|
||||
},
|
||||
{
|
||||
"id": "A3",
|
||||
"status": "enabled",
|
||||
"title": "DISPATCH — meinext do wpisu 16",
|
||||
"content_tex": "Wektor machine external IRQ wchodzi do \\texttt{isr\\_external\\_irq}. Odczyt \\texttt{meinext} zwraca gotowy offset tablicy — numer linii 16 przesunięty o dwa bity. Dispatcher dodaje go do bazy \\texttt{\\_external\\_irq\\_table} i wykonuje \\texttt{jalr} do \\texttt{task02\\_uart\\_handler}. To jest rzeczywisty wybór wykonawcy, nie zwykłe statyczne wywołanie."
|
||||
},
|
||||
{
|
||||
"id": "A4",
|
||||
"status": "enabled",
|
||||
"title": "APPLICATION — R i status 0x13",
|
||||
"content_tex": "Przed globalnym enable pending ma być 1, lecz licznik handlera nadal 0. Po enable ISR ma zobaczyć \\texttt{RX\\_AVAIL}, \\texttt{TX\\_READY} i \\texttt{RX\\_IRQ}, czyli 0x13, odczytać R=82 i opublikować numer 16."
|
||||
},
|
||||
{
|
||||
"id": "A5",
|
||||
"status": "enabled",
|
||||
"title": "FLOW — konfiguracja przed globalnym enable",
|
||||
"content_tex": "Najpierw MIE jest wyzerowane, potem ustawiane są handler, priorytet, enable linii, MEIE i CTRL. Dopiero po wstrzyknięciu R i zmierzeniu pending program ustawia MIE. ISR czyta DATA, dispatcher odtwarza kontekst i wykonuje mret."
|
||||
},
|
||||
{
|
||||
"id": "A6",
|
||||
"status": "enabled",
|
||||
"title": "STATE — PENDING, ACTIVE, DRAINED",
|
||||
"content_tex": "Po bodźcu stan jest PENDING: FIFO zawiera R, linia 16 jest aktywna, lecz globalny gate blokuje wejście. Po MIE przechodzi do ACTIVE. Odczyt DATA tworzy DRAINED: FIFO pusty, linia i pending opadają, a licznik wynosi 1."
|
||||
},
|
||||
{
|
||||
"id": "A7",
|
||||
"status": "enabled",
|
||||
"title": "RUNTIME — mcause 0x8000000b i meinext 16",
|
||||
"content_tex": "Wejście sprzętowe ma machine external interrupt cause 11, czyli \\texttt{mcause=0x8000000b}; konkretną linię 16 wybiera dopiero kontroler przez meinext. Listing ma zawierać zapis tablicy, operacje CSR, pośredni jalr i mret."
|
||||
},
|
||||
{
|
||||
"id": "A8",
|
||||
"status": "enabled",
|
||||
"title": "PATTERNS — drain level-triggered source",
|
||||
"content_tex": "Dla źródła poziomowego ISR musi usunąć warunek w peryferium, tutaj opróżnić DATA. Samo wejście do handlera nie jest acknowledge. Gdyby FIFO pozostał niepusty, linia byłaby nadal aktywna i przerwanie wróciłoby po mret."
|
||||
}
|
||||
]
|
||||
},
|
||||
{
|
||||
"id": "task03",
|
||||
"chapter": "ISR",
|
||||
"title": "Jednokomórkowa skrzynka drop-newest",
|
||||
"idea_tex": "krótki ISR, jawne przepełnienie i konsumpcja w main",
|
||||
"priority": "kluczowe",
|
||||
"key": true,
|
||||
"prompt_tex": "Prześledź A, B i C. Dla każdego bajtu zapisz stan FIFO, \\texttt{mailbox\\_full}, decyzję ISR i późniejszy odczyt main. Wyjaśnij, dlaczego B jest odrzucone, a mimo to DATA musi zostać odczytane.",
|
||||
"criterion": "Hazard3: irq_count=3, accepted=2, dropped=1, first_consumed='A'=65, second_consumed='C'=67, mailbox_full=0, pass=1 i kod 0.",
|
||||
"evidence_tex": "Tabela trzech zdarzeń A/B/C, liczniki ISR, dwie wartości odebrane przez main, stan końcowy skrzynki oraz kod wyjścia Hazard3.",
|
||||
"worksheet_step2": "Ślad ISR dla A, B i C",
|
||||
"worksheet_step3": "Konsumpcja main, liczniki i kod wyjścia",
|
||||
"viewpoints": [
|
||||
{
|
||||
"id": "A1",
|
||||
"status": "enabled",
|
||||
"title": "CONTEXT — ISR transportuje, main konsumuje",
|
||||
"content_tex": "Handler odpowiada za szybkie opróżnienie DATA i próbę publikacji jednego bajtu. Nie interpretuje komendy. Main odpowiada za konsumpcję. Gdy skrzynka jest pełna, kontrakt jawnie odrzuca najnowszy bajt i liczy stratę."
|
||||
},
|
||||
{
|
||||
"id": "A2",
|
||||
"status": "enabled",
|
||||
"title": "STRUCTURE — payload, flaga i telemetria",
|
||||
"content_tex": "Skrzynkę tworzą \\texttt{mailbox\\_byte} i \\texttt{mailbox\\_full}. Osobne liczniki irq, accepted i dropped nie sterują algorytmem; są telemetrią dowodu. Każdy obiekt ma szerokość 32 bitów i jest volatile w tym jednordzeniowym kontrakcie bare-metal."
|
||||
},
|
||||
{
|
||||
"id": "A3",
|
||||
"status": "enabled",
|
||||
"title": "DISPATCH — ten sam IRQ, inny odbiorca",
|
||||
"content_tex": "Linia 16 przechodzi przez ten sam dispatcher co Task02, lecz wpis tablicy wskazuje \\texttt{task03\\_uart\\_handler}. Dynamiczny wybór kończy się pośrednim jalr; decyzja accepted/drop odbywa się dopiero wewnątrz handlera na podstawie danych."
|
||||
},
|
||||
{
|
||||
"id": "A4",
|
||||
"status": "enabled",
|
||||
"title": "APPLICATION — A przyjęte, B odrzucone, C przyjęte",
|
||||
"content_tex": "Po A skrzynka jest pełna i accepted=1. B wywołuje drugie IRQ, DATA zostaje opróżnione, lecz payload A pozostaje, a dropped rośnie do 1. Main pobiera A. Po C pusta skrzynka znów przyjmuje dane; main pobiera C."
|
||||
},
|
||||
{
|
||||
"id": "A5",
|
||||
"status": "enabled",
|
||||
"title": "FLOW — drain przed decyzją publish/drop",
|
||||
"content_tex": "ISR najpierw odczytuje DATA, dzięki czemu usuwa źródło poziomowe niezależnie od stanu skrzynki. Następnie zwiększa \\texttt{irq\\_count} i wybiera publikację albo drop. Main czeka na konkretną liczbę obsług, a nie na sam upływ pętli."
|
||||
},
|
||||
{
|
||||
"id": "A6",
|
||||
"status": "enabled",
|
||||
"title": "STATE — EMPTY, FULL(A), FULL(A), EMPTY, FULL(C), EMPTY",
|
||||
"content_tex": "Pełny ślad skrzynki to \\texttt{EMPTY -> FULL(A) -> FULL(A) -> EMPTY -> FULL(C) -> EMPTY}. Drugie przejście nie zmienia payloadu, ale zmienia licznik dropped; dlatego stan domenowy i telemetria muszą być czytane razem."
|
||||
},
|
||||
{
|
||||
"id": "A7",
|
||||
"status": "enabled",
|
||||
"title": "RUNTIME — trzy wejścia i trzy mret",
|
||||
"content_tex": "Checkpoint ma pokazać irq=3, accepted=2, dropped=1, 65, 67 i full=0. W listingu wskaż trzy klasy operacji: MMIO DATA, zapisy globali przez ISR oraz odtworzenie kontekstu i mret w dispatcherze."
|
||||
},
|
||||
{
|
||||
"id": "A8",
|
||||
"status": "enabled",
|
||||
"title": "PATTERNS — bounded mailbox z jawną utratą",
|
||||
"content_tex": "Jednokomórkowa skrzynka ogranicza czas i pamięć ISR. Jej ważną częścią jest polityka przeciążenia i licznik strat. Nie należy nazywać jej kolejką; nie zachowuje serii zdarzeń i nie zastępuje synchronizacji wielordzeniowej ani RTOS."
|
||||
}
|
||||
]
|
||||
}
|
||||
]
|
||||
}
|
||||
@@ -0,0 +1,64 @@
|
||||
OUTPUT_FORMAT("elf32-littleriscv")
|
||||
OUTPUT_ARCH(riscv)
|
||||
ENTRY(_start)
|
||||
|
||||
MEMORY
|
||||
{
|
||||
RAM (rwx) : ORIGIN = 0x80000000, LENGTH = 16M
|
||||
}
|
||||
|
||||
PHDRS
|
||||
{
|
||||
text PT_LOAD FLAGS(5); /* read + execute */
|
||||
data PT_LOAD FLAGS(6); /* read + write */
|
||||
}
|
||||
|
||||
SECTIONS
|
||||
{
|
||||
. = ORIGIN(RAM);
|
||||
|
||||
.text : ALIGN(4)
|
||||
{
|
||||
KEEP(*(.vectors))
|
||||
*(.text.startup .text.startup.*)
|
||||
*(.text .text.*)
|
||||
} > RAM :text
|
||||
|
||||
.rodata : ALIGN(4)
|
||||
{
|
||||
*(.rodata .rodata.*)
|
||||
} > RAM :text
|
||||
|
||||
.data : ALIGN(16)
|
||||
{
|
||||
__data_start = .;
|
||||
*(.data .data.*)
|
||||
*(.sdata .sdata.*)
|
||||
__data_end = .;
|
||||
} > RAM :data
|
||||
|
||||
.bss (NOLOAD) : ALIGN(16)
|
||||
{
|
||||
__bss_start = .;
|
||||
*(.bss .bss.* COMMON)
|
||||
*(.sbss .sbss.*)
|
||||
__bss_end = .;
|
||||
} > RAM :data
|
||||
|
||||
. = ALIGN(16);
|
||||
_end = .;
|
||||
PROVIDE(end = .);
|
||||
__stack_top = ORIGIN(RAM) + LENGTH(RAM);
|
||||
__stack_reserve = 64K;
|
||||
__stack_bottom = __stack_top - __stack_reserve;
|
||||
__global_pointer$ = __data_start + 0x800;
|
||||
|
||||
/DISCARD/ :
|
||||
{
|
||||
*(.comment)
|
||||
*(.note .note.*)
|
||||
}
|
||||
}
|
||||
|
||||
ASSERT(_end <= __stack_bottom,
|
||||
"C12: program overlaps the reserved 64 KiB stack")
|
||||
Executable
+9
@@ -0,0 +1,9 @@
|
||||
#!/usr/bin/env sh
|
||||
set -eu
|
||||
|
||||
script_dir=$(CDPATH= cd "$(dirname "$0")" && pwd)
|
||||
repo_root=$(CDPATH= cd "$script_dir/.." && pwd)
|
||||
layouts_root=$repo_root/../../../tools/card-layouts
|
||||
|
||||
python3 "$layouts_root/tools/build_kr_c_card.py" "$repo_root"
|
||||
exec python3 "$layouts_root/tools/render_card.py" "$repo_root" "$@"
|
||||
Executable
+12
@@ -0,0 +1,12 @@
|
||||
#!/usr/bin/env sh
|
||||
set -eu
|
||||
|
||||
script_dir=$(CDPATH= cd "$(dirname "$0")" && pwd)
|
||||
repo_root=$(CDPATH= cd "$script_dir/.." && pwd)
|
||||
layouts_root=$repo_root/../../../tools/card-layouts
|
||||
|
||||
if ! git -C "$repo_root" rev-parse --verify HEAD >/dev/null 2>&1; then
|
||||
export GITEA_SHA=0000000000000000000000000000000000000000
|
||||
fi
|
||||
|
||||
exec "$layouts_root/tools/render_card_pdf_preserving.sh" "$repo_root"
|
||||
@@ -0,0 +1,49 @@
|
||||
#ifndef C12_COMMON_H
|
||||
#define C12_COMMON_H
|
||||
|
||||
#include <stdbool.h>
|
||||
#include <stdint.h>
|
||||
|
||||
#include "hazard3_irq.h"
|
||||
#include "tb_uart_io.h"
|
||||
|
||||
#define C12_UART_INDEX 0u
|
||||
#define C12_UART_IRQ (TB_UART_EXTERNAL_IRQ_BASE + C12_UART_INDEX)
|
||||
#define C12_PRINT_U32 (*(volatile uint32_t *)0xc0000004u)
|
||||
|
||||
static inline void c12_print_u32(uint32_t value)
|
||||
{
|
||||
C12_PRINT_U32 = value;
|
||||
}
|
||||
|
||||
static inline void c12_external_irq_prepare(void (*handler)(void))
|
||||
{
|
||||
global_irq_enable(false);
|
||||
external_irq_enable(false);
|
||||
tb_uart_rx_irq_enable(C12_UART_INDEX, false);
|
||||
h3irq_set_handler(C12_UART_IRQ, handler);
|
||||
h3irq_set_priority(C12_UART_IRQ, 1u);
|
||||
h3irq_enable(C12_UART_IRQ, true);
|
||||
external_irq_enable(true);
|
||||
tb_uart_rx_irq_enable(C12_UART_INDEX, true);
|
||||
}
|
||||
|
||||
static inline void c12_external_irq_stop(void)
|
||||
{
|
||||
global_irq_enable(false);
|
||||
tb_uart_rx_irq_enable(C12_UART_INDEX, false);
|
||||
h3irq_enable(C12_UART_IRQ, false);
|
||||
external_irq_enable(false);
|
||||
}
|
||||
|
||||
static inline bool c12_wait_for(volatile uint32_t *value, uint32_t expected)
|
||||
{
|
||||
for (uint32_t spin = 0; spin < 100000u; ++spin) {
|
||||
if (*value == expected)
|
||||
return true;
|
||||
__asm__ volatile("nop");
|
||||
}
|
||||
return false;
|
||||
}
|
||||
|
||||
#endif
|
||||
@@ -0,0 +1,42 @@
|
||||
#include "c12_common.h"
|
||||
|
||||
volatile uint32_t g_status_before;
|
||||
volatile uint32_t g_status_after;
|
||||
volatile uint32_t g_rx_byte;
|
||||
volatile uint32_t g_tx_byte;
|
||||
volatile uint32_t g_task01_pass;
|
||||
|
||||
__attribute__((noinline)) void task01_debug_checkpoint(void)
|
||||
{
|
||||
__asm__ volatile("" ::: "memory");
|
||||
}
|
||||
|
||||
int main(void)
|
||||
{
|
||||
tb_uart_rx_irq_enable(C12_UART_INDEX, false);
|
||||
tb_uart_test_inject_rx(C12_UART_INDEX, (uint8_t)'P');
|
||||
|
||||
g_status_before = tb_uart_status(C12_UART_INDEX);
|
||||
g_rx_byte = (uint32_t)tb_uart_try_read(C12_UART_INDEX);
|
||||
g_status_after = tb_uart_status(C12_UART_INDEX);
|
||||
|
||||
g_tx_byte = (uint32_t)'T';
|
||||
tb_uart_write(C12_UART_INDEX, (uint8_t)g_tx_byte);
|
||||
tb_uart_write(C12_UART_INDEX, (uint8_t)'\n');
|
||||
|
||||
g_task01_pass =
|
||||
(g_status_before & TB_UART_STATUS_RX_AVAIL) != 0u &&
|
||||
(g_status_before & TB_UART_STATUS_RX_IRQ) == 0u &&
|
||||
g_rx_byte == (uint32_t)'P' &&
|
||||
(g_status_after & TB_UART_STATUS_RX_AVAIL) == 0u &&
|
||||
(g_status_after & TB_UART_STATUS_TX_READY) != 0u;
|
||||
|
||||
task01_debug_checkpoint();
|
||||
c12_print_u32(0xc1201001u);
|
||||
c12_print_u32(g_status_before);
|
||||
c12_print_u32(g_rx_byte);
|
||||
c12_print_u32(g_status_after);
|
||||
c12_print_u32(g_tx_byte);
|
||||
c12_print_u32(g_task01_pass);
|
||||
return g_task01_pass ? 0 : 1;
|
||||
}
|
||||
@@ -0,0 +1,60 @@
|
||||
#include "c12_common.h"
|
||||
|
||||
volatile uint32_t g_irq_count;
|
||||
volatile uint32_t g_irq_number;
|
||||
volatile uint32_t g_status_in_handler;
|
||||
volatile uint32_t g_rx_byte;
|
||||
volatile uint32_t g_pending_before_enable;
|
||||
volatile uint32_t g_pending_after;
|
||||
volatile uint32_t g_task02_pass;
|
||||
|
||||
void task02_uart_handler(void)
|
||||
{
|
||||
g_irq_number = (uint32_t)h3irq_get_current_irq();
|
||||
g_status_in_handler = tb_uart_status(C12_UART_INDEX);
|
||||
g_rx_byte = *tb_uart_reg(C12_UART_INDEX, TB_UART_DATA) & 0xffu;
|
||||
g_irq_count++;
|
||||
}
|
||||
|
||||
__attribute__((noinline)) void task02_debug_checkpoint(void)
|
||||
{
|
||||
__asm__ volatile("" ::: "memory");
|
||||
}
|
||||
|
||||
int main(void)
|
||||
{
|
||||
c12_external_irq_prepare(task02_uart_handler);
|
||||
tb_uart_test_inject_rx(C12_UART_INDEX, (uint8_t)'R');
|
||||
|
||||
for (uint32_t settle = 0; settle < 32u; ++settle)
|
||||
__asm__ volatile("nop");
|
||||
g_pending_before_enable = h3irq_pending(C12_UART_IRQ) ? 1u : 0u;
|
||||
|
||||
global_irq_enable(true);
|
||||
const bool handled = c12_wait_for(&g_irq_count, 1u);
|
||||
global_irq_enable(false);
|
||||
|
||||
for (uint32_t settle = 0; settle < 32u; ++settle)
|
||||
__asm__ volatile("nop");
|
||||
g_pending_after = h3irq_pending(C12_UART_IRQ) ? 1u : 0u;
|
||||
|
||||
g_task02_pass = handled &&
|
||||
g_irq_count == 1u &&
|
||||
g_irq_number == C12_UART_IRQ &&
|
||||
(g_status_in_handler & TB_UART_STATUS_RX_IRQ) != 0u &&
|
||||
g_rx_byte == (uint32_t)'R' &&
|
||||
g_pending_before_enable == 1u &&
|
||||
g_pending_after == 0u;
|
||||
|
||||
c12_external_irq_stop();
|
||||
task02_debug_checkpoint();
|
||||
c12_print_u32(0xc1202002u);
|
||||
c12_print_u32(g_pending_before_enable);
|
||||
c12_print_u32(g_irq_count);
|
||||
c12_print_u32(g_irq_number);
|
||||
c12_print_u32(g_status_in_handler);
|
||||
c12_print_u32(g_rx_byte);
|
||||
c12_print_u32(g_pending_after);
|
||||
c12_print_u32(g_task02_pass);
|
||||
return g_task02_pass ? 0 : 1;
|
||||
}
|
||||
@@ -0,0 +1,74 @@
|
||||
#include "c12_common.h"
|
||||
|
||||
volatile uint32_t g_irq_count;
|
||||
volatile uint32_t g_mailbox_full;
|
||||
volatile uint32_t g_mailbox_byte;
|
||||
volatile uint32_t g_accepted_count;
|
||||
volatile uint32_t g_dropped_count;
|
||||
volatile uint32_t g_first_consumed;
|
||||
volatile uint32_t g_second_consumed;
|
||||
volatile uint32_t g_task03_pass;
|
||||
|
||||
void task03_uart_handler(void)
|
||||
{
|
||||
const uint32_t byte = *tb_uart_reg(C12_UART_INDEX, TB_UART_DATA) & 0xffu;
|
||||
|
||||
g_irq_count++;
|
||||
if (g_mailbox_full) {
|
||||
g_dropped_count++;
|
||||
} else {
|
||||
g_mailbox_byte = byte;
|
||||
g_mailbox_full = 1u;
|
||||
g_accepted_count++;
|
||||
}
|
||||
}
|
||||
|
||||
static uint32_t consume_mailbox(void)
|
||||
{
|
||||
const uint32_t byte = g_mailbox_byte;
|
||||
g_mailbox_full = 0u;
|
||||
return byte;
|
||||
}
|
||||
|
||||
__attribute__((noinline)) void task03_debug_checkpoint(void)
|
||||
{
|
||||
__asm__ volatile("" ::: "memory");
|
||||
}
|
||||
|
||||
int main(void)
|
||||
{
|
||||
c12_external_irq_prepare(task03_uart_handler);
|
||||
global_irq_enable(true);
|
||||
|
||||
tb_uart_test_inject_rx(C12_UART_INDEX, (uint8_t)'A');
|
||||
const bool first_irq = c12_wait_for(&g_irq_count, 1u);
|
||||
|
||||
tb_uart_test_inject_rx(C12_UART_INDEX, (uint8_t)'B');
|
||||
const bool second_irq = c12_wait_for(&g_irq_count, 2u);
|
||||
g_first_consumed = consume_mailbox();
|
||||
|
||||
tb_uart_test_inject_rx(C12_UART_INDEX, (uint8_t)'C');
|
||||
const bool third_irq = c12_wait_for(&g_irq_count, 3u);
|
||||
g_second_consumed = consume_mailbox();
|
||||
|
||||
global_irq_enable(false);
|
||||
g_task03_pass = first_irq && second_irq && third_irq &&
|
||||
g_irq_count == 3u &&
|
||||
g_accepted_count == 2u &&
|
||||
g_dropped_count == 1u &&
|
||||
g_first_consumed == (uint32_t)'A' &&
|
||||
g_second_consumed == (uint32_t)'C' &&
|
||||
g_mailbox_full == 0u;
|
||||
|
||||
c12_external_irq_stop();
|
||||
task03_debug_checkpoint();
|
||||
c12_print_u32(0xc1203003u);
|
||||
c12_print_u32(g_irq_count);
|
||||
c12_print_u32(g_accepted_count);
|
||||
c12_print_u32(g_dropped_count);
|
||||
c12_print_u32(g_first_consumed);
|
||||
c12_print_u32(g_second_consumed);
|
||||
c12_print_u32(g_mailbox_full);
|
||||
c12_print_u32(g_task03_pass);
|
||||
return g_task03_pass ? 0 : 1;
|
||||
}
|
||||
Executable
+16
@@ -0,0 +1,16 @@
|
||||
#!/usr/bin/env bash
|
||||
set -euo pipefail
|
||||
|
||||
root="$(cd -- "$(dirname -- "${BASH_SOURCE[0]}")/.." && pwd)"
|
||||
prefix="${RISCV_PREFIX:-riscv64-unknown-elf-}"
|
||||
|
||||
make -C "$root" -s tasks
|
||||
for elf in "$root"/build/task*/prog.elf; do
|
||||
"$prefix"readelf -h "$elf" | grep -F 'RISC-V' >/dev/null
|
||||
"$prefix"nm -a "$elf" | grep -E ' task0[1-3]_debug_checkpoint$' >/dev/null
|
||||
done
|
||||
"$prefix"nm -a "$root/build/task02_uart_rx_interrupt/prog.elf" | \
|
||||
grep -E ' task02_uart_handler$' >/dev/null
|
||||
"$prefix"nm -a "$root/build/task03_uart_mailbox/prog.elf" | \
|
||||
grep -E ' task03_uart_handler$' >/dev/null
|
||||
printf 'PASS: RV32I ELF symbols and handlers\n'
|
||||
Executable
+18
@@ -0,0 +1,18 @@
|
||||
#!/usr/bin/env bash
|
||||
set -euo pipefail
|
||||
|
||||
root="$(cd -- "$(dirname -- "${BASH_SOURCE[0]}")/.." && pwd)"
|
||||
source_json="$root/json/card_source.json"
|
||||
pdf="$root/doc/pdf/mpabi-inf-c-12-uart-polling-interrupts-v00.01-e766c4bb-2a43-5f4e-b10a-b3393a42932c.pdf"
|
||||
|
||||
jq -e '(.tasks | length) == 3 and
|
||||
([.tasks[].viewpoints | map(.id)] |
|
||||
all(. == ["A1","A2","A3","A4","A5","A6","A7","A8"]))' \
|
||||
"$source_json" >/dev/null
|
||||
node --check "$root/web/app.js"
|
||||
node -e 'JSON.parse(require("fs").readFileSync(process.argv[1], "utf8"))' \
|
||||
"$root/web/card-data.json"
|
||||
qpdf --check "$pdf" >/dev/null
|
||||
[[ "$(pdftotext -layout "$pdf" - | grep -Eo 'BLOCK A[1-8]' | wc -l)" -eq 24 ]]
|
||||
[[ "$(pdftotext -layout "$pdf" - | awk 'BEGIN {RS="\f"} /BLOCK A[1-8]/ && !/TASK0[1-3]/ {n++} END {print n+0}')" -eq 0 ]]
|
||||
printf 'PASS: JSON, web and PDF contain 3 x A1-A8\n'
|
||||
Executable
+38
@@ -0,0 +1,38 @@
|
||||
#!/usr/bin/env bash
|
||||
set -euo pipefail
|
||||
|
||||
root="$(cd -- "$(dirname -- "${BASH_SOURCE[0]}")/.." && pwd)"
|
||||
env_root="${RV_ENV_ROOT:-/home/user/dev/edu/rv32i-hazard3-student-env}"
|
||||
tb="${HAZARD3_TB:-$env_root/vendor/Hazard3/test/sim/tb_verilator/tb}"
|
||||
|
||||
test -x "$tb"
|
||||
make -C "$root" -s tasks "RV_ENV_ROOT=$env_root"
|
||||
|
||||
assert_words() {
|
||||
local output="$1"
|
||||
shift
|
||||
local actual expected
|
||||
mapfile -t actual < <(printf '%s\n' "$output" | grep -E '^[0-9a-f]{8}$')
|
||||
expected=("$@")
|
||||
[[ "${actual[*]}" == "${expected[*]}" ]] || {
|
||||
printf 'FAIL words\nexpected: %s\nactual: %s\n' \
|
||||
"${expected[*]}" "${actual[*]}" >&2
|
||||
return 1
|
||||
}
|
||||
}
|
||||
|
||||
task1="$($tb --bin "$root/build/task01_uart_polling/prog.bin" --cycles 500000 --cpuret)"
|
||||
printf '%s\n' "$task1" | grep -F 'Exit code 0' >/dev/null
|
||||
printf '%s\n' "$task1" | grep -Fqx 'T'
|
||||
assert_words "$task1" c1201001 00000003 00000050 00000002 00000054 00000001
|
||||
printf 'PASS Task01 polling oracle\n'
|
||||
|
||||
task2="$($tb --bin "$root/build/task02_uart_rx_interrupt/prog.bin" --cycles 500000 --cpuret)"
|
||||
printf '%s\n' "$task2" | grep -F 'Exit code 0' >/dev/null
|
||||
assert_words "$task2" c1202002 00000001 00000001 00000010 00000013 00000052 00000000 00000001
|
||||
printf 'PASS Task02 IRQ oracle\n'
|
||||
|
||||
task3="$($tb --bin "$root/build/task03_uart_mailbox/prog.bin" --cycles 500000 --cpuret)"
|
||||
printf '%s\n' "$task3" | grep -F 'Exit code 0' >/dev/null
|
||||
assert_words "$task3" c1203003 00000003 00000002 00000001 00000041 00000043 00000000 00000001
|
||||
printf 'PASS Task03 mailbox oracle\n'
|
||||
File diff suppressed because one or more lines are too long
+61
File diff suppressed because one or more lines are too long
+2567
File diff suppressed because one or more lines are too long
@@ -0,0 +1,15 @@
|
||||
<!doctype html>
|
||||
<html lang="pl">
|
||||
<head>
|
||||
<meta charset="utf-8">
|
||||
<meta name="viewport" content="width=device-width, initial-scale=1">
|
||||
<meta name="card-renderer" content="react">
|
||||
<title>Karta pracy</title>
|
||||
<link rel="stylesheet" href="style.css">
|
||||
<link rel="stylesheet" href="app.css">
|
||||
</head>
|
||||
<body class="resource-header-enabled">
|
||||
<div id="root"></div>
|
||||
<script type="module" src="app.js"></script>
|
||||
</body>
|
||||
</html>
|
||||
File diff suppressed because one or more lines are too long
Reference in New Issue
Block a user